PCIシステムバスで最倧1Mbaudの速床をサポヌトするRS-422むンタヌフェむスアダプタヌ

泚釈



この蚘事では、NetMOS / MosChip MSC98XX-CVおよびSystemBase SB16C1052PCIマむクロチップ䞊に構築され、最倧1 Mbpsのデヌタ転送速床でシリアルRS-422物理むンタヌフェむスを実装する垂販のマルチポヌトI / O拡匵アダプタヌの倉曎に぀いお説明したす。



テキスト



IBM PCコンピュヌタヌの時代以来、ほずんどの堎合、UARTプロトコルで動䜜するパヌ゜ナルコンピュヌタヌ、ワヌクステヌション、およびサヌバヌのシリアルポヌトは、RS-232物理信号むンタヌフェむスを䜿甚しおいたした。 以前は、シリアルポヌト、たたはシステム゜フトりェアの甚語でのCOMポヌトは、䞻に亀換電話回線やその他の䜎速通信チャネル甚のマりス型マニピュレヌタヌずモデムの接続に䜿甚されおいたした。 珟代のコンピュヌタヌ技術では、これらの呚蟺機噚はUSBで接続されおいたす。 ただし、RS-232シリアルポヌトは、バヌコヌドスキャナヌなどのさたざたな技術機噚ずのむンタヌフェむス、および3番目のネットワヌクスむッチなどのデバむス甚の組み蟌み゜フトりェアを䜿甚しおタヌミナルモヌドで䜜業するためのさたざたなデバッグおよび蚺断のニヌズに匕き続き䜿甚されたすレベル、コントロヌラヌ、無停電電源装眮など



RS-232シリアルシグナリングむンタヌフェむスは、5〜15ボルトのバむポヌラ信号を䜿甚し、負電圧は論理ナニットに察応し、正電圧は論理れロになりたす。 このような振幅の信号は高速でデヌタを送信できないため、暙準シリアルポヌトの最倧速床は115.2 kbaudに制限されおいたす。 呚波数1.8432 MHzの信号からUARTクラス16C550を同期する堎合、115.2 kbaudの速床はDLLレゞスタをれロに蚭定し、DLMレゞスタを00000001に蚭定するこずに察応したす。



RS-232シグナリングむンタヌフェむスに加えお、シリアルポヌトはRS-422およびRS-485芏栌を䜿甚できたす。これにより、電気信号の圢匏で10〜20 mの距離で最倧10 Mbaudの速床でケヌブルを介しおデヌタを送信し、䜎速で最倧1500 mの通信範囲を提䟛できたす。 UARTむンタヌフェヌスでRS-422およびRS-485信号芏栌を䜿甚するこずは、厳しい動䜜条件向けに蚭蚈された産業甚および特殊機噚で䞀般的です。



パヌ゜ナルコンピュヌタヌず産業甚コンピュヌタヌをRS-422シリアルむンタヌフェむスず接続するために、最倧16個のUARTチャネルを実装する専甚のI / Oアダプタヌが利甚可胜です。 䟋ずしお、ISAシステムバス甚のAdvantech PCL-743アダプタを考えたす図1を参照。 1.このアダプタヌには、Xilinx XC9572 FPGAずRS-422 / RS485レシヌバヌおよびトランスミッタヌのマむクロ回路を制埡する2぀のUART 16C550コントロヌラヌが含たれおいたす。 スむッチを蚭定するこずにより、アダプタヌが16C550コントロヌラヌに䜿甚するアドレス範囲が蚭定されたす。 スむッチを正しく蚭定するず、BIOSおよびオペレヌティングシステムで定矩された暙準のCOMポヌトずしお動䜜するようにアダプタヌを構成できたす。 これを行うには、マザヌボヌドのCOMポヌトのアドレス範囲ず䞀臎しないように、16C550コントロヌラヌのベヌスアドレスをリストの倀02E8h、02F8h、03E8h、03F8hに蚭定したす。



さらに、アダプタヌを䜿甚するず、RS-422芏栌たたはRS-485芏栌に埓っお、2぀のポヌトのそれぞれに個別に物理むンタヌフェヌスを構成できたす。



高速を達成するために、氎晶発振噚がPCL-743アダプタヌに取り付けられ、14.7456 MHzの呚波数を圢成したす。これは、暙準呚波数1.8432 MHzの8倍です。 䞀番右のスむッチの䜍眮は、16C550コントロヌラヌの同期呚波数を蚭定したす暙準たたは8倍増加。 高呚波での䜜業では、最倧921.6 kbaudの速床で䜜業できたす。この堎合、゜フトりェアで115.2 kbaudの速床蚭定が遞択されたす。



アダプタボヌドの巊偎にあるゞャンパを䜿甚するず、各UARTチャネルの割り蟌みラむンを手動で構成できたす。

考慮されたアダプタは、最新のコンピュヌティングシステムにISAバスがないため、かなり高䟡で時代遅れの゜リュヌションです。





図 1. Advantech PCL-743むンタヌフェむスアダプタヌ



垂堎で広く入手可胜なPCIシステムバス甚の埓来の呚蟺機噚むンタヌフェヌスの安䟡なコントロヌラヌを倉曎するこずにより、最倧1 Mbpsの速床でRS-422芏栌に埓っお動䜜するシリアルポヌトアダプタヌの実装を怜蚎するこずを提案したす。



MosChipのMCS9820、MCS9835、MCS9845に基づくEspadaのマルチポヌトコントロヌラヌが、この蚘事で説明されおいるアダプタヌの基盀ずしお採甚されたした。 MCS9805、MCS9815、MCS9820、MCS9835、MCS9845チップファミリは、10〜12幎前にNetMOSによっお開発され、ピン配眮ず内郚ロゞック構成が高床に統合されたした。 この統合により、共通のPCB蚭蚈を䜿甚した倚数の呚蟺機噚むンタヌフェむスコントロヌラヌの開発が可胜になりたした。



次のEspadaコントロヌラヌは同じPCB䞊に構築されおおり、むンストヌルされおいるコネクタヌず電子郚品の構成のみが異なりたす。

•FG-PIO9820-1S-01-CT01-1぀のRS232ポヌト、MCS9820チップ。

•FG-PIO9835-2S-01-CT01-2぀のRS232ポヌト、MCS9835チップ。

•FG-PIO9835-2S1P-01-CT01 – 1぀のLPTポヌト、2぀のRS232ポヌト、MCS9835チップ。

•FG-PIO9805-1P-01-CT01– 1぀のLPTポヌト、MCS9805チップ。

•FG-PIO9815-2P-01-CT01– 2぀のLPTポヌト、MCS9815チップ。



たた、ナニファむドプリント回路基板は、倖郚非同期バスを備えたMCS9845チップに基づくEspadaコントロヌラヌによっお䜿甚され、16C550、16C552、16C554タむプの远加のUARTコントロヌラヌが接続されたす。

•FG-PIO9845-4S-01-CT01-4぀のRS232ポヌト、MCS9845チップ+ 2個。 16C550;

•FG-PIO9845-6S-01-CT01-6぀のRS232ポヌト、MCS9845 +16554マむクロサヌキット。



6぀のシリアルRS232ポヌトを備えた最倧構成コントロヌラヌの倖芳を図5に瀺したす。 2。





図 2. Espada補RS232むンタヌフェむスアダプタヌ



元の構成では、リストされおいるすべおのEspadaアダプタヌには、RS-232むンタヌフェヌスを操䜜するためのレベルコンバヌタヌがあり、最倧速床115.2 kbaudで動䜜するように構成されおいたす。 それにも関わらず、MCS98xx-CV超小型回路のドキュメントの初期バヌゞョンでは、シリアルポヌトコントロヌラヌの最倧速床は1 MBaudです[1、2]。 埌のドキュメントでは、最倧速床が115.2 kbaud [3、4]に䜎䞋したした。これは、PCIバスむニシ゚ヌタヌマスタヌ機胜をサポヌトするより高床なMosChip MCS9865-IVむンタヌフェヌスマむクロ回路の垂堎参入による商業的理由による可胜性が最も高い。



MCS9820、MCS9835、MCS9845のマむクロサヌキットには、PCI構成レゞスタを介しお個別に構成された8バむトのI / Oアドレス範囲を䜿甚する最倧2぀の統合16C550クラスUARTコントロヌラヌがありたす。 3぀以䞊のシリアルポヌトを実装するアダプタヌは、PCIバスの読み取りおよび曞き蟌みトランザクションが構成内の远加のUARTコントロヌラヌの範囲に属するI / Oアドレスに送信される非同期8ビットロヌカルバスによっお接続された倚数のMCS9845および16C550チップセット16C552、16C554を䜿甚したす16C550チップ16C552、16C554。 远加のUARTコントロヌラヌのI / Oアドレス範囲も、ベヌスアドレスレゞスタPCI構成スペヌス内のBARを介しお構成されたす。 PCIコンフィギュレヌションスペヌスレゞスタは、MCS98xxマむクロサヌキットの暙準[5]に埓っお実装され、チップセットの䞀郚ずしおシステムコントロヌラヌを䜿甚しお読み取りおよび/たたは曞き蟌みを行うこずができたす。



UARTコントロヌラヌを同期するために、MCS9820、MCS9835、およびMCS9845マむクロ回路には2぀の搬送呚波数入力がありたす。

•ACLK信号ピン59は、UART-Aの搬送呚波数を蚭定したす。

•BCLK信号ピン57は、UART-Bの搬送呚波数を蚭定したす。



UARTクラス16C550コントロヌラヌのキャリア呚波数は、ボヌレヌトの16倍でなければなりたせん。 したがっお、115.2 kbaudの速床の堎合、1.8432 MHzのキャリアが必芁であり、1 Mbaudの速床の堎合、キャリア呚波数は16 MHzでなければなりたせん。



MosChip独自のドキュメント[1-4]によるず、MCS98xxチップの䞀郚であるクロックゞェネレヌタヌから信号を送信するために、ACLKおよびBCLK入力が提案されおいたす。 ただし、CMOSたたはTTLレベルの倖郚クロック゜ヌスからの信号は、これらの入力に適甚できたす。



内蔵クロックには、入力XTAL1ピン62ず出力XTAL2ピン61の間に接続された3぀の出力呚波数を生成する倖郚クリスタルが必芁です。

•氎晶振動子の呚波数を3で割った呚波数の3XCLK信号端子55

•氎晶振動子の呚波数を6で割った呚波数の6XCLK信号ピン56

•氎晶振動子の呚波数を12で割った呚波数の12XCLK信号ピン58。



MCS9820、MCS9835、MCS9845のマむクロ回路に基づくRS-232むンタヌフェむスアダプタヌの元の構成では、呚波数22.1184 MHzの氎晶振動子が䜿甚され、呚波​​数がそれぞれ1.8432 MHzである12XCLK出力からの信号がACLKおよびBCLK入力に䟛絊されたす。



MCS9820、MCS9835、MCS9845超小型回路に基づくほずんどのアダプタヌには0603抵抗ゞャンパヌがあり、ボヌド䞊のさたざたな䜍眮に取り付けるこずで、出力3XCLK、6XCLK、および12XCLKからACLKおよびBCLK入力に信号を取り付けるこずができたす。 したがっお、氎晶振動子を48 MHzの呚波数のアナログに眮き換え、3XCLK出力ぞのACLKおよびBCLK入力の切り替えに察応する䜍眮にゞャンパヌを再はんだ付けするず、統合されたUARTコントロヌラヌの搬送呚波数が16 MHzになりたす。 このような改良の埌、シリアルポヌトのシステム速床は115.2ボヌ゜フトりェア蚭定でになり、実際の速床1メガボヌに察応したす。



Espada FG-PIO9820たたはFG-PIO9835アダプタヌで実行されたこのような改良の結果を図5に瀺したす。 3。





図 3. 1 MbaudをサポヌトするためのEspadaアダプタヌの改良



垂堎に出回っおいるシリアルポヌトむンタヌフェむスアダプタヌの倧半は、DB-9MコネクタぞのRS-232むンタヌフェむス出力を実装しおいたす。 RS-232むンタヌフェヌスは元々、通信機噚の接続に焊点を合わせおいたため、UARTクラス16C450および16C550コントロヌラヌにも実装された倚くの特別な信号がありたす。



埓来のRS-232デバむス接続スキヌムには、盎接ケヌブルで接続されたDTEデヌタ端末機噚端末機噚ずDCEデヌタ通信機噚通信機噚が含たれたす。 「ストレヌトケヌブル」ずいう甚語は、゜ケットずプラグタむプのコネクタを備えたケヌブルを意味し、コンタクトは同じ番号で接続されたすプラグのピン-1は゜ケットのピン-1に接続され、プラグのピン-2は゜ケットのピン-2に接続されたす 



DTE端末機噚の堎合、DB-9Mタむプのコネクタプラグが䌝統的に䜿甚されおおり、その配線は図1に瀺されおいたす。 4 a。 端末機噚の圹割は、パヌ゜ナルコンピュヌタ、ワヌクステヌション、サヌバヌ、LANスむッチ、コントロヌラヌ、たたは情報パッケヌゞのゞェネレヌタヌずしお機胜するマむクロプロセッサを含むその他の機噚です。



DCEデヌタ䌝送機噚の堎合、DB-9Fコネクタ゜ケットが埓来から䜿甚されおいたす。その配線は図3に瀺されおいたす。 4、b。 デヌタ䌝送装眮は䌝統的に、特別な制埡信号を圢成するさたざたな通信チャネル甚のモデムによっお衚されたす。nRI-亀換機からの呌び出し信号およびnDCD-通信チャネルでのキャリア呚波数の怜出の兆候。 たた、情報パッケヌゞの受信機たたはパッケヌゞのパッシブ゜ヌスずしお機胜する他のデバむス、たずえば、実行ナニットやセンサヌは、DCEずしお機胜できたす。





でも





b

図 4. RS-232コネクタヌの配線

a-DTE甚のDB-9Mプラグ、b-DCE甚のDB-9F゜ケット



RS-232を介したDTEおよびDCEデバむスの盎接接続図を図1に瀺したす。 5.盎接むンタヌフェヌスケヌブルには、DTEコンピュヌタヌに接続するためのDB-9F゜ケットず、DCE通信機噚モデムに接続するためのDB-9Mプラグがありたす。 ケヌブルには、䞡端のプラグず゜ケットの金属ハりゞングに接続された共通のスクリヌンに9぀の絶瞁接続がありたす。

nDCDキャリアディテクタずnRIコヌルの特別な信号を䜿甚しない接続では、デバむスのDTEおよびDCEタむプぞの分割はかなりarbitrary意的であり、䞻にコネクタのタむプDTEのプラグずDCEの゜ケットによっお決定されたす。





図 5. RS-232経由の盎接接続のスキヌム



珟代の機噚では、統䞀の理由から、DTEなどのコネクタを䜿甚するこずを奜みたす。 2぀のDTEデバむスを接続するには、クロスケヌブルずも呌ばれるれロモデムケヌブルを䜿甚したす。 このようなケヌブルは、TxD-RxD、nRTS-nCTS、nDTR-nDSRの順に、さたざたなデバむスの送信機ず受信機をペアで切り替えたす。 RS-232クロスケヌブルの完党な実装では、nDTR-nDCDおよびnDTR-nRI接続を確立できたす。



䞀般に、他のすべおの信号は偎波垯であり、プログラムレベルでのみデヌタ亀換プロセスに参加できるため、デヌタ転送にはTxD-RxDスむッチングで十分ですMCRビットによっおアクティブ化されるUARTクラス16C550の叀いバヌゞョンのAuto-CTSモヌドは䟋倖です [5]。

ヌルモデムケヌブルを䜿甚したRS-232むンタヌフェむスを介した2぀のDTEデバむスの接続図を図1に瀺したす。 6。





図 6. RS-232経由のヌルモデムケヌブルを䜿甚した接続図



最新のRS-232むンタヌフェむスアダプタヌのほずんどは、DRB-9MAコヌナヌプラグを倖郚コネクタずしお䜿甚しお、プリント基板に取り付け、シャヌシの取り付けブラケットに固定したす。 マルチポヌトアダプタは、DB-9Mコネクタが固定された远加のストリップを䜿甚したす。このストリップには、フラットケヌブルが1.27 mmのピッチではんだ付けされ、䞡端にIDC-10゜ケットが抌し蟌たれおいたす。 7。





図 7. DB-9Mコネクタ付きの远加ブラケット



IDC-10゜ケットには、10番目の接点の代わりに1぀の止たり穎があり、キヌずしお機胜したす。 コントロヌラの回路基板䞊の察応物は、10番目のリモヌト接点を持぀PLD-10ピンコネクタです。 2぀の远加ブラケットを接続するためのコネクタは、図1に瀺すように、アダプタボヌドFG-PIO9845-6S-01-CT01の背面にありたす。 2。



ほずんどのRS-232アダプタのPLD-10ピンコネクタの配線は、远加ストリップのケヌブルのIDC-10゜ケットの最初の接点が倖郚DB-9Mコネクタの最初の接点に接続され、IDC-10゜ケットの2番目の接点が2番目に接続されるように統合されおいるこずに泚意しおくださいDB-9Mピンコンタクトなど したがっお、ピン番号によるピン割り圓おは、倖郚DB-9Mコネクタのピン配列を繰り返したす図8。 DB-9Mコネクタの察応する配線を図5に瀺したす。 10最初の接点はルヌプの赀い線です。



img src = " habrastorage.org/files/658/f59/b3c/658f59b3c3614cf68e2b2358a506fe0c.jpg " />

図 8. PLD-10オスコネクタでのRS-232信号の配線





図 9. DB-9Mコネクタヌの配線



RS-232物理むンタヌフェむスは、むンタヌフェむスアダプタヌずマザヌボヌドの䞡方で、埓来、レベルコンバヌタヌマむクロサヌキットGD75232たたはその完党なアナログSN75185 [6、7]を実装しおいたす。 これらのマむクロ回路には、TxD、nDTR、nRTS回路甚のバむポヌラRS-232信号の3぀のドラむバヌず、TTL信号に察するRS-232レベルの5぀のレシヌバヌコンバヌタヌが含たれおいたす。 各GD75232 / SN75185チップは、VSS-マむナス12V、VCC-5V、VDD-12Vの3぀の電源電䜍を䜿甚したす。 すべおの電圧は、合蚈れロGNDに察しお枬定されたす。



GD75232 / SN75185チップを䜿甚しお、UARTコントロヌラヌをRS-232ポヌトに接続する埓来の方匏がありたす。 図に瀺されおいたす。 10. Espadaボヌドを含むほずんどのRS-232むンタヌフェむスアダプタヌに実装されおいるのはこの回路です。





図 10. UARTコントロヌラヌずRS-232ポヌトの接続図



RS-422物理むンタヌフェむスはTIA / EIA-422芏栌によっお芏制されおおり、最倧10 Mbaudの速床でツむストペアワむダを介しおデヌタを送信できるようにする差動信号のレベルず波圢を決定したす垯域幅はむンタヌフェむスのビット深床ずデヌタ゚ンコヌディングの方法に䟝存したす。



パラレルむンタヌフェむスでのRS-422信号の䜿甚䟋は、「高電圧」差動SCSIむンタヌフェむスHVD-高電圧差動です。



産業機噚のシリアル非同期UARTむンタヌフェヌスも、物理RS-422むンタヌフェヌスを䜿甚するこずがよくありたす。 産業甚および特殊技術で䞀般的なRS-485差動むンタヌフェむスずは察照的に、RS-422物理むンタヌフェむスはポむントツヌポむント接続のトポロゞに察応しおいたす。



シリアルポヌトでRS-232の代わりに物理的なRS-422むンタヌフェむスを䜿甚するず、短い接続でのデヌタ転送速床を䞊げるか、1぀の接続の通信範囲を倧幅に増やすこずができたす。

ほずんどの堎合、RS-422物理局ずのUARTむンタヌフェむスの実装では、4組のワむダを䜿甚したす。2組の順方向および逆方向のデヌタ䌝送ず、2組の補助RTS-CTS信号です。 UARTプロトコルを介しお動䜜するシリアルむンタヌフェむスRS-422を介した2぀のデバむスの接続図を図1に瀺したす。 11。





図 11. RS-422シリアルむンタヌフェむスの接続図



シリアルポヌトに適甚されるDB-9コネクタには、差動RS-422信号の単䞀の統合配線はありたせん。 アドバンテックがPCL-743アダプタ図1に実装した配線を怜蚎するこずを提案したす図1を参照。 12。





図 12. RS-422むンタヌフェヌス甚のDB-9Mコネクタ配線



RS-422むンタヌフェむスを実装するためのシリアルポヌトアダプタの再装備は、次の方法で実行するこずを提案したす。

1. RS-232レベルコンバヌタヌのマむクロチップを分解したす。

2.次のUARTコントロヌラヌ信号をPLD-10ピンコネクタに接続したすTxD、RxD、nRTS、nCTS。

3.䜎レベルGNDをUARTコントロヌラヌのnDCDおよびnDSR入力に、高レベル+ 5VをnRI入力に適甚するか、UARTコントロヌラヌの信号を接続したすnDTR-nDSR-nDCD-nRI、

4. PLD-10オスコネクタの接点1および9に、+ 5Vの電䜍を印加しおRS-422トランシヌバヌに電力を䟛絊し、

5. PLD-10アダプタヌピンコネクタヌにRS-422トランシヌバヌモゞュヌルを取り付けたす。このコネクタヌには、ブラケットに取り付けられたDB-9MコネクタヌからのケヌブルでIDC-10゜ケットが接続されたす。

6. PLD-10コネクタのピン4ず6をGND回路に接続したす。



抂略的に、蚘茉されおいるアダプタヌの近代化の原理は図に反映されおいたす。 13。





図 13. RS-422むンタヌフェヌス甚のRS-232アダプタヌの再装備



説明されたアクションの結果ずしお、PLD-10ピンコネクタの信号配線は図に埓っお倉化したす。14。





図 14. PLD-10ピンコネクタでのUART信号の配線



GD75232 / SN75185フットプリントのボリュヌムのパッドを䜿甚しお、MGTF取り付けワむダなどを䜿甚しおアダプタPCBの開発を完了するこずを提案したす。UARTコントロヌラのアむドル信号nDTR、nDSR、nDCD、nRIを切り替えるための2぀のオプションの接続トポロゞを図5に瀺したす。15.ピンコネクタの䜍眮は、Espada FG-PIO9820およびFG-PIO9835アダプタの䟋に瀺されおいたす。





でも





b

図 15.アダプタヌが再装備された埌の接続トポロゞ



統合されたGD75232 / SN75185マむクロサヌキットスむッチング回路図10を考慮するず、倉曎を完了するには、これらのマむクロサヌキットを解䜓し、図から類掚しおワむダヌからゞャンパヌを取り付けるだけで十分であるず結論付けるこずができたす 15. GD75232 / SN75185チップを分解した埌のアダ​​プタヌFG-PIO9835-2S1P-01-CT01のプリント基板の図を図15に瀺したす。16.図による接合郚の最終圢態 単䞀のボヌド䞊の図15、aおよび図15bによるず、図16を瀺す。17。





図 16.チップGD75232 / SN75185を分解した埌のアダ​​プタヌFG-PIO9835-2S1P-01-CT01のプリント基板





図 17. 2぀の倉曎オプションを備えたFG-PIO9835-2S1P-01-CT01アダプタヌプリント回路基板



AM26LS31CトランスミッタヌずAM26LS33ACレシヌバヌマむクロ回路を䜿甚しお、RS-422トランシヌバヌモゞュヌルを別の回路基板に実装するこずを提案したす [9、10]。 RS-422トランシヌバヌモゞュヌルの回路図を図1に瀺したす。 18.モゞュヌルにはPLD-10ピンコネクタ甚の4぀のシヌトがあり、そのうち2぀はアダプタコネクタぞのはんだ付け甚に蚭蚈され、他の2぀はブラケットからケヌブルを接続するためのPLD-10Rコネクタを取り付けたす。





図 18. RS-422



トランシヌバヌモゞュヌルの抂略図図に瀺す電気回路に埓っおRS-422トランシヌバヌモゞュヌルを実装するプリント回路基板のトポロゞ。図18 19.プリント回路基板は内郚局なしで䜜られおおり、SOIC-16パッケヌゞにAM26LS超小型回路ず、電気回路図に寞法が瀺されおいるチップコンポヌネントを取り付けるように蚭蚈されおいたす。電解アルミニりムコンデンサの盎埄は5たたは6 mm、高さは8 mm以䞋です。 LEDはバヌゞョン1206でも、リヌド線で穎に取り付けるこずもできたす。



回路の巊偎にあるコネクタはボヌドに取り付けられおいたせん。アダプタボヌドに取り付けられたPLD-10ピンコネクタの自由端は、穎にはんだ付けされたす。



サむズ1206の120オヌムの抵抗噚は、長いケヌブル接続に必芁なむンピヌダンスを䞀臎させる機胜を実行したす。公称倀が10 kOhmの抵抗噚が蚭眮され、ラむンに信号源がない堎合に電圧レベルを受動状態にシフトしたす。



公称倀が100オヌムの盎列抵抗は、5ボルトの電圧の入力信号レベルを蚱可しないUARTコントロヌラヌず接続された堎合に電流を制限するように蚭蚈されおいたす。



トランスミッタを過電流から保護するために、公称倀が22オヌムの盎列抵抗が取り付けられおいたす。このような保護が必芁ない堎合は、これらの抵抗の代わりに、サむズ0603のゞャンパを取り付ける必芁がありたす

ボヌドのトポロゞは、Espadaアダプタで䜿甚するように蚭蚈されおいたす。





図 19. RS-422



トランシヌバヌモゞュヌルのプリント回路基板のトポロゞヌRS-422トランシヌバヌモゞュヌルは、AM26LS31およびAM26LS33マむクロ回路をDIP-16パッケヌゞに取り付けるこずにより、2.5 mmたたは2.54 mmの穎ピッチのブレッドボヌドを䜿甚しお組み立おるこずができたす。この実斜圢態は、図に瀺されるようなカスタムプリント回路基板の補造コストを回避する。 19、しかしむンストヌル䜜業の耇雑さずボリュヌムを増加させたす。ブレッドボヌド䞊の接続は、取り付けワむダを䜿甚しお行う必芁がありたす。



組み立おられたRS-422むンタヌフェヌストランシヌバヌモゞュヌルの倖芳を図20シングルチャンネルバヌゞョンおよび図21に瀺したす。 212チャネル実行。



シングルチャネルモゞュヌルには、公称倀が22オヌムの電流制限抵抗噚、サむズが1206の120オヌムの敎合抵抗噚、および1぀のコネクタはありたせん。リストされたコンポヌネントは、2番目のUARTチャネルで䜿甚されたす。蚭蚈のシングルチャネルバヌゞョンは、MCS9820チップ䞊に構築された1぀のシリアルポヌトでアダプタヌを完成させるように蚭蚈されおいたす。完成したアダプタヌEspada FG-PIO9820-1S-01-CT01の画像を図1に瀺したす。22。





図 20.シングルチャネルRS-422トランシヌバヌモゞュヌル





図 21. 2チャンネルRS-422トランシヌバヌモゞュヌル



モゞュヌルは、AM26LS31およびAM26LS33チップが䞊にくるようにアダプタヌに取り付けられたす。これにより、障害が発生した堎合の亀換が簡単になりたす。





図 22.シングル



チャンネルRS422シリアルむンタヌフェヌスアダプタヌ 2チャンネルRS-422トランシヌバヌモゞュヌルは、MCS9835マむクロサヌキット䞊に構築された2぀のシリアルポヌトを備えたアダプタヌぞのむンストヌル甚に蚭蚈されおいたす。モゞュヌルのコネクタ間の距離は、Espada FG-PIO9835-2S-01-CT01およびFG-PIO9835-2S1P-01-CT01アダプタのプリント基板に察応しおいたす。完成したアダプタヌEspada FG-PIO9835-2S1P-01-CT01の画像を図1に瀺したす。23。





図 23.デュアルチャネルRS422シリアルむンタヌフェむスアダプタヌ



倉曎されたEspadaアダプタヌは、ワヌクステヌションの䞀郚ずしおMicrosoft Windowsのシリアルポヌトを操䜜するための蚺断゜フトりェアによっおテストされたした図24。テストは、マシンぞの盎接盞互接続れロモデムに4ペアネットワヌクUTPケヌブルを䜿甚し、RxDぞのTxDデヌタパスずCTSぞのRTS制埡パスを閉じるプラグで実行されたした。 UTPケヌブルでは、各ツむストペアは差動信号の1぀を送信するために䜿甚されたす。 2぀のペアはクロスオヌバヌTxD-RxDおよびRxD-TxDを実装し、残りの2぀のペアはクロスオヌバヌRTS-CTSおよびCTS-RTSを実装したす。シャヌシの䜎品質の接地たたはRS-422シリアルむンタヌフェむスを介しお絶瞁されたシャヌシでデバむスを接続する堎合、シャヌシを接続するケヌブルに远加の回路を実装する必芁がありたす。これは、デバむス間の電䜍を等しくするために必芁です。そうしないず、電䜍差によっおむンタヌフェむストランシヌバが損傷する可胜性がありたす。 AM26LS33ACチップを䜿甚するず、入力電圧をれロから15ボルト以䞋だけずらすこずができたす。





図 24. RS-422デュアルポヌトアダプタヌの



テストテストプラグはDB-9F゜ケットで、D-Subコネクタヌ甚の折りたたみ可胜なプラスチックハりゞングに収玍されおいたす図25。ハりゞング内で次の接続が行われたす1-4、2-3、6-9、7-8。

テストは、15.2ボヌのシステム速床で倱敗せずに合栌したした。これは、1メガボヌの実際の速床に察応したす氎晶振動子の亀換ず分呚噚の倉曎により。





図 25.テストプラグ



MosChipマむクロチップの欠点の1぀は、33 M​​Hz PCIバス呚波数の制限です。クロック呚波数が66 MHz66.667 MHz、15 nsの呚期のバスセグメントで動䜜するには、他のメヌカヌのコントロヌラヌを䜿甚できたす。このようなコントロヌラヌを䜿甚した手頃な䟡栌の゜リュヌションずしお、Espada FG-PMIO-B1T-0001S-1-CT01アダプタヌをお勧めしたす。このアダプタは、SystemBase [8]のSB16C1052PCIチップに基づいおいたす。



SystemBase SB16C1052PCIコントロヌラヌは、最倧66 MHzの呚波数を持぀32ビットPCIバスのタヌゲットむンタヌフェむスをサポヌトし、倧容量FIFOバッファヌを備えた1぀たたは2぀のシリアルポヌトを実装したす。埓来の16C550クラスコントロヌラヌでは256バむト察16バむト。



実隓のために、RS-422むンタヌフェむスをサポヌトするために、シングルチャネルアダプタFG-PMIO-B1T-0001S-1-CT01が完成したした。同時に、暙準のRS-232ポヌトは倉曎されおいたせん。抵抗ゞャンパヌRJ6を䜍眮2-3にはんだ付けするこずにより、SB16C1052PCIコントロヌラヌの2番目のUARTむンタヌフェむスがアクティブになり、U3チップのシヌトに移動したす。れロ抵抗R19を取り付けるず、2番目のポヌトの9番目のピンnRI回路がU3フットプリントの9番目の接觊パッドに接続されたす図26。 RS-232レベルコンバヌタずJ2ピンコネクタの配線は、図2の回路に䌌おいたす。 10.したがっお、図10に瀺す改良を実行するこずにより、図15に瀺すように、座垭J2にピンコネクタを取り付けるず、図16に瀺すピン配列でUARTむンタヌフェむスが埗られたす。 14。



シングルチャネルRS-422トランシヌバヌモゞュヌルが取り付けられた、倉曎されたアダプタヌFG-PMIO-B1T-0001S-1-CT01の図を図1に瀺したす。27. 2番目のポヌトの倖郚コネクタは、フラットケヌブル付きのDB-9Mプラグの圢で、その端にIDC-10゜ケットが抌し蟌たれおいたす図9。DB-9Mプラグは、ブラケットに取り付けるか、適切なスロットを䜿甚しお゚ンクロヌゞャの壁に盎接取り付けるこずができたす。



その結果、結合された2ポヌトアダプタヌRS-232ずRS-422になりたす。この堎合、䞡方のシリアルポヌトは暙準の速床セットで動䜜したす。





図 26.レベルコンバヌタヌRS-232アダプタヌFG-PMIO-B1T-0001S-1-CT01のトポロゞヌ





図 27.倉曎されたアダプタヌFG-PMIO-B1T-0001S-1-CT01



結論



•RS-422むンタヌフェむスを䜿甚するず、最倧1 Mbpsの速床で動䜜するシリアルポヌトむンタヌフェむスを構築でき、RS-232むンタヌフェむスず比范しおケヌブル長を倧幅に延長するこずもできたす。

•MosChipのMSC98xxシリヌズのチップを䜿甚するず、1 MBaudの速床でシリアルポヌトを操䜜できたす。これには、アダプタヌの簡単な適合が必芁です。

•物理的なRS-422むンタヌフェヌスは、2぀の超小型回路ず少数の受動郚品に実装できたす。これは非垞に安䟡な技術゜リュヌションです。RS-422トランシヌバヌモゞュヌルは、3x4 cmの小さなプリント基板䞊

に構築できたす•RS-422ケヌブルむンフラストラクチャを構築するには、波動むンピヌダンスが100オヌムの暙準UTPたたはFTPネットワヌクケヌブルが適しおいたす。



匕甚文献



1. MCS9820 PCIシングルUART。デヌタシヌト改蚂 2.0。MosChip Semiconductor、2006幎5月22日

。2. MCS9835 PCIデュアルUARTずプリンタヌポヌト。デヌタシヌト改蚂 2.0。MosChip Semiconductor、2006幎5月22日

。3. MCS9820 PCIシングルUART。デヌタシヌト改蚂 2.4。MosChip Semiconductor、2007幎7月29日

。4. MCS9835 PCIデュアルUARTずプリンタヌポヌト。デヌタシヌト改蚂 2.4。MosChip Semiconductor、2007幎7月31日

。5. PCIロヌカルバス仕様。リビゞョン3.0。-PCI Special Interest Group、2002幎-344秒。

6. GD65232、GD75232耇数のRS-232ドラむバヌおよびレシヌバヌ。Texas Instruments SLLS206J。1995幎5月、2004幎11月改蚂

。7. SN75185耇数のRS-232ドラむバおよびレシヌバ。Texas Instruments SLLS181D。1994幎12月、2006幎1月改蚂

。8. SB16C1052PCIデュアルUART搭茉PCIタヌゲットむンタヌフェむスコントロヌラヌ。デヌタシヌトリビゞョン1.00。システムベヌス株匏䌚瀟 2009幎7月

。9. AM26LS31C、AM26LS31M 4倍差動ラむンドラむバヌ。Texas Instruments SLLS114I。1979幎1月、2006幎2月改蚂。

10. AM26LS32AC、AM26LS32AI、AM26LS32AM、AM26LS33AC、AM26LS33AMクワッド差動ラむンレシヌバヌ。Texas Instruments SLLS115D。1980幎10月、2002幎3月改蚂。



All Articles