2線式JTAGプロトコルを分解します

2線式JTAG（2線式JTAG、別名CompactJTAG、別名cJTAG）は、IEEE 1149.7-2009標準の一部である新しい形式のインターフェースです。 通常のJTAG（IEEE 1149.1）と同じ機能を提供しますが、4つではなく2つの信号のみを使用します。



残念ながら、インターネットのロシア語圏でも英語圏でも、マーケターによって書かれたいくつかの記事を除いて、この標準に関する情報はありません。 それにもかかわらず、しばらく前、義務の問題として、私はこの基準に対処しなければなりませんでしたが、今、あなたは私の研究の結果を知るユニークな機会を持っています。



通常のJTAGに精通していることを前提としています。 ここで記憶をリフレッシュできます： habrahabr.ru/post/190012



IEEE 1149.7と2線式JTAGは同義語であるとしばしば信じられています。 実際、IEEE 1149.7には2つと4つの信号の両方を使用するモードが含まれているため、これはそうではありません。 したがって、2線式JTAGはIEEE 1149.7のサブセットです。



公式には、IEEE 1149.7は縮小ピンおよび拡張機能のIEEE標準と呼ばれています。 IEEE 1149.7は2線式テクノロジーに加えて100の新機能も提供しているという事実にもかかわらず、私の経験では、開発者を最も惹き付ける2本の足をチップ本体に保存する機会です。



残念ながら、IEEE 1149.7の作成者は何の対策もなしにハードドラッグを使用していたため、巨大な文書が誕生しました。 ほぼ10倍に成長したという事実（1037ページ対古いJTAGの139）に加えて、何も理解できないように書かれています。



ただし、ある日、4つのJTAGレッグ（TCK、TMS、TDI、およびTDO）の代わりに2つ（TCKCおよびTMSC-最後の「C」は「コンパクト」を意味する）のマイクロ回路に直面し、完成したもの使用するソフトウェアがない場合は、何かをする必要があります。



エンジニアが身元不明のJTAGポートを備えたチップを目の前で見たときに通常行うこと。 もちろん、どのデバイスがそれに接続されているかを把握しようとします。 IDCODEを読むと確認できます。 通常のJTAGの場合、手順は簡単で、 www.fpga4fun.com / JTAG3.htmlで説明されているように見えます。

1. まず、チェーン内のデバイスの数を決定します。
   
   
   • テストモードリセットに移動
   • Shift-IRに移動
   • チェーン内のすべてのIRにTDIを介して多数のユニット（どれだけ残念なことに、たとえば1000）をプッシュします。 バイパス内のすべてのデバイス
   • Shift-IRからShift-DRへの移行
   • チェーン内のすべてのDRでTDIを介してゼロの束（どれだけ残念なことに1000など）を押して、それらをリセットします
   • DRのTDIユニットのプッシュを開始します。 TDOからユニットを受け取ったらすぐに停止します。 チェーン内のデバイスの数は、撤回されたユニットの数と同じです。
2. 次に、デバイスごとにIDCODEを読み取ります。
   
   
   • テストモードリセットに進みます-結果として、IDCODEレジスタアドレスがすべてのIRに書き込まれます。
   • Shift-DRに移動
   • デバイスごとにTDOから32ビットを読み取ります（ところで、このためには、TDIに何かをプッシュする必要があります）。 TDOから読み取られる最初の32ビットはチェーンの最後のデバイスのIDCODE、次の32ビットは最後から2番目のデバイスのIDCODEなどです。

最初は、2線式JTAGを使用して同じことを行う方法を示したかったのですが、この手順は一例として少し長いことがわかりました。 そのため、JTAGチェーンにデバイスが1つしかなく、そのIDCODEレジスタのアドレスがわかっていると仮定して、単純化することにしました。 したがって、IDCODEの読み取りは次のようになります。

1. 命令レジスター（IR）にIDCODEアドレスを書き込みます。
   
   
   • Shift-IRに移動
   • Shift-IRで、IDCODEレジスタアドレスをTDIにプッシュします
2. IDCODEからデータを読み取ります。
   
   
   • Shift-DRに移動
   • Shift-DRでは、32個の任意のビットをTDIにプッシュすると同時に、TDOを介してIDCODEのコンテンツを取得します

明らかに、簡素化された手順を実行できるので、同じコマンドを使用するため、問題なく完全な手順を実装できます。 ただし、2線式JTAGにはないTDIおよびTDOがないと、上記のいずれも機能しません。 それらなしでどのように提案するのですか？ 非常に簡単：TMS、TDI、およびTDOを含むスキャンパケットは、TMSCを介して送信されます。 これは、2つの連続したパケットの外観です（nTDIは、反転TDIが送信されていることを意味します）。









実際、これは標準で記述されている可能な形式の1つにすぎません-OScan1と呼ばれます。 また、JScan、MScan、SScan、およびOScanは最大8個です。 確かに、2線式JTAGにはJScan0-3、MScan、Oscan0、およびOscan1のみが必要です。



ここで、通常のTMSとは異なり、TMSC信号は双方向であることに注意する必要があります。これは、各パケットでTMSとTDIが一方向に、TDOが他の方向に送信されるためです。



ただし、OScanパケットの転送を開始しようとすると、不快な驚きがあります。 つまり、何も機能しません。 そして、デフォルトでは、IEEE 1149.7をサポートするデバイスは1149.1標準との互換モード（いわゆる「標準モード」-標準モード）にあり、そのようなパケットを受け入れないためです。 したがって、OSを送信する前に、そのようなデバイスを目的の形式で動作するように構成し、「アドバンスモード」（アドバンスモード）にする必要があります。



これを行う方法を伝える前に、少し余談が必要です。 IEEE 1149.7の開発における主な目標の1つは、既存のハードウェアとの互換性を確保することでした。これは常に次のようなものです。









マイクロチップ開発者にJTAGロジック全体のやり直しを要求する代わりに、標準では、2線式インターフェースを通常の4線式インターフェースに変換するアダプターを追加することを推奨しています。









このアダプターには、TAP.7と呼ばれる独自のテストアクセスポート（TAP）が含まれているため、通常のTAP（別名TAP.1）と区別できます。 内部のTAP.7コントローラーはTAP.1とまったく同じマシンですが、たとえば命令レジスターはありませんが、TAP.1にはない他の多くのレジスターがあるなど、いくつかの違いがあります。



デフォルトでは、TAP.7は透過的です。 TCKC信号はTCKに直接接続され、TMSCはTMSに接続されます。 したがって、TCKCおよびTMSCによって送信されるすべての信号は、TCKおよびTMSを変更せずに送信されます。









明らかに、このモードでOscan1パケットを送信しようとすると、「nTDI」はTMSラインを介して送信される最初のビット、2番目のビットとして「TMS」などとしてTAP.1コントローラーによって認識されます。 そのため、パケットを送信する前に、TAP.7コントローラーを「アドバンスモード」に移行する必要があります。 これは、内部TAPレジスタの1つに書き込むことで実行されます。 構成中、TCKとTMSは無効になります（TDIとTDOは以前に無効にされています）。









構成が完了すると、TCK、TMS、TDI、およびTDOはコントローラーの内部ロジックによって制御されます。









したがって、「拡張モード」に切り替えるプロセスと、IDCODEの後続の読み取りは次のようになります。

1. TAP.7およびTAP.1コントローラーを初期化する
2. TCKおよびTMSを無効にする
3. 希望の送信形式を選択します
4. OScan、MScan、またはSScan形式が選択されている場合は、「詳細モード」に切り替えます
5. TCK、TMS、TDI、TDOを接続します
6. 命令レジスタにIDCODEアドレスを記録します
7. IDCODEからデータを読み取る

TAPの初期化7。 エスケープリセット

TAP.7およびTAP.1マシンの状態を知ることはできないため、作業を開始する前にリセットする必要があります。 TAP.7コントローラをリセットするには、エスケープリセットが使用されます。これは、標準で定義されているエスケープシーケンスのタイプの1つです。 エスケープシーケンスは、TMS値がTCKのリーディングエッジからではなく非同期的に読み取られるという点で、他のすべてのJTAGコマンドと異なります。 TAP.7コントローラーは、TCKCが変更されていない間に到着したTMS信号のエッジの数をカウントします。 前線の数によって、エスケープシーケンスのタイプが決まります。 エスケープリセットの場合、7つ以上にする必要があります。









Escape Resetは、TAP.7をTest Logic Reset状態にします。 エスケープシーケンスの利点は、TAP.1にまったく効果がないことです。 TAP.1はTCKの立ち上がりエッジでのみTMS値を読み取るため、残りの時間にTMSがどうなるかは気にしません。

これは、オシロスコープ画面でエスケープリセットがどのように表示されるかで、 Digilent HS2 USB-JTAGアダプタが転送されます。









ご覧のとおり、8つの前線はすべて揃っていますが、6番目と7番目の距離は疑わしいようです。 私はすでにDigilentに不満を言いました-彼らはそれを修正すると約束しました。

TAP.1の初期化

TAP.7の後にTAP.1をリセットするために、標準ではTMSCを介して5つのユニットを送信することを推奨しています：絶対に他の状態からTAPコントローラーをTest-Logic-Resetに転送することが保証されています（自分で確認できます）：









Test-Logic-Resetに戻る予定はもうないので、5ユニット後に0を送信し、それによってマシンをRun-Test / Idle状態にすることが理にかなっています。 コントローラーがTCKのリーディングエッジの瞬間にTMS値を読み取り、これらの値に従ってマシンの状態を直ちに変更することを思い出させてください。

TCKおよびTMSの無効化

TCMとTMSを無効にするには、TAP.7コントローラーを制御モード2に転送する必要があります。合計で、コントローラーは0から7までの8つの異なる制御モードをサポートします。 制御モード2に関心があるのは、コントローラのサービスレジスタへのアクセスのみが表示されるためです。そのうちの1つは、OScan1のパケット形式を変更する必要があります。



制御モード間の切り替えは、いわゆるゼロビットDRシフト（ZBS）を実行することにより順次実行されます。 実行される各ZBSは、制御モードを1つずつ増やします。 エスケープシーケンスとは異なり、理論上、ZBSはTAP.1コントローラーに影響を与える可能性がありますが、実際にはこれはほとんどありません。 IEEE 1149.1規格の観点から、ゼロビットDRシフトはまったく意味をなさないため、開発者は、2線式JTAGの前に開発されたハードウェアもソフトウェアも、ニーズに応じてZBSを使用しないことを望みました。 。 タイムラインでは、ZBSは次のようになります。









ご覧のとおり、ZBSはRun-Test / Idle状態で開始および終了するため、最初のZBSを送信する前にEscape ResetおよびTest-Logic-Resetの後にRun-Test / Idleに移動することを忘れないことが重要です。



目的のモードが選択されたら、ロック（LOCK）する必要があります。その後、後続のZBSはモードの選択に影響を与えることができなくなります。 LOCKはZBSとほとんど同じですが、Shift-DRにエントリがあります：









TAP.7とは異なり、TAP.1の状態は変更されていないことに注意してください。 これは、まだ修正されていない場合でも、制御モード番号が2になるとすぐにTCKとTMSが無効になるためです。

したがって、制御モード2に移行するには、次のものが必要です。

1. 2つのZBSを送信する
2. ロックを送信

フォーマット選択

コントロールモード2になったので、サービスレジスタに書き込むことができます。 この規格では、特別なコマンドによって書き込まれる多くのレジスタについて説明しています。 チームは2つのグループ（2つの部分（2つの部分からなるコマンド）と3つのセクション（3つの部分からなるコマンド）に分けられますが、これらは考慮しません。



2つのセクションからなるチームの場合、コマンドの番号は最初のセクションで送信され、データは2番目のセクションで送信されます。 両方のセクションは同じ方法で送信されます。Run-Test/ Idle状態からShift-DRに移動してから、Run-Test / Idleに戻ります。 送信される値は、Shift-DRで費やされるメジャーの数に等しくなります。

コマンド番号3に興味があります-STFMT（ストアスキャンフォーマット）は、2番目のセクションで送信される目的のフォーマット（OScan1の場合は9）の番号をSCNFMT（スキャンフォーマット）レジスタに書き込みます。



したがって、最初のセクションでは3つ、2番目のセクションでは9つを渡す必要があります。 まず、Shift-DR状態の3つのメジャーを待機しているコマンド番号を書き留めます（TAP.1状態は変化しないため、表示されません）。









次に、データを書き込みます（Shift-DR状態の9つのメジャー）：









SCNFMTレジスタへの書き込みは、フォーマット自体を変更しません。 コントローラが形式を切り替えるためには、特別なチェックパケットを送信する必要があります。

パケットを確認

検証パッケージは設定が正しいことを確認し、すべてが正常である場合、コントローラーはフォーマットを切り替え、必要に応じて「アドバンスモード」に切り替えます。 IEEE 1149.7の他のすべてと同様に、テストスイートにはさまざまなオプションがあります。 次のようなENDディレクティブを持つパッケージが必要であるという（そして、それが何を意味するのかを尋ねないでください）という私の言葉を受け入れなければなりません。









やあ、今は「アドバンスモード」で、ついにOScan1を使えるようになりました！ 「標準モード」に戻るには、Test-Logic-Resetに移動します。

TCK、TMS、TDI、TDOを接続します

したがって、私たちは「アドバンスモード」ですが、コントロールモード2のままです。つまり、TAP.1はまだ無効であり、IDCODEを読み取ることができません。 標準では、制御モードを終了する4つの方法について説明しています。

1. Test-Logic-Resetに移動します
2. Select-IR-Scanに移動
3. 2セクションのSTMCコマンドを使用して、ユニットをECL（Exit Control Level）レジスタに書き込む
4. TAP.7コントローラーの同期に関連する未知のことを行うには

Test-Logic-Resetではできません。そうしないと、コントローラーは「標準モード」に戻ります。 2セクションのコマンドを長時間送信します。 ただし、Select-IR-Scanに進み、Test-Logic-Resetを経由せずにRun-Test / Idleに戻るのは非常に簡単です-TMSを介してシーケンス011011を送信するだけです（Shift-IRを入力する必要はありません）。 JTAGでは、下位ビットが常に最初に送信されることに注意してください。









赤い点は、コントローラーがTMSC入力からTMSビットを読み取る場所を示します。 ゼロはTDIを介して送信されます（つまり、すべてのパケットで、nTDIビットは1に等しくなります）。ただし、Shift-IR状態に入らないため、それらは無視されます。



ちなみに、「標準モード」とは異なり、TAP.7の状態は新しいTMSビットを受信した後すぐには変更されず、OScan1パケットのTCKCの3番目（最後）のリーディングエッジで変更されます（これらの瞬間は図の黒い矢印で示されています）-これはコントローラがTDOビットをOScan1パケットに挿入してホストに送信するように管理します（この特定の場合、コントローラはTDOでゼロを返します）。

IDCODEの読み取り

TAP.1がTAP.7に再接続されたので、IDCODEレジスタの内容を最終的に読み取ることができます。



IDCODEレジスタアドレスは規格に記載されていないため、すべてのコントローラーで異なります（私の場合は4ビットで0xCに等しい）。 ユーザーの生活を楽にするために、命令レジスタはTest-Logic-Reset状態のIDCODEアドレスで初期化されます。 ただし、Capture-IR状態では、テスト中に開回路を検出できるように、命令レジスタの内容が番号0x1で上書きされます（命令レジスタの長さに関係なく、その最下位ビットが1に設定され、他のすべてがゼロに設定されます）。 前の段階でCapture-IRに入ったため、IDCODEアドレスは既に上書きされているため、最初に書き換える必要があります。



レジスタアドレスを書き込むには、Shift-IR状態に入り、TDIの下位ビットでアドレス（0xC）をプッシュする必要があります。 同時に、その前に命令レジスタにあった値、すなわち 0x1（再び、最下位ビット順）。 従来の4線式JTAG IEEE 1149.1の場合、次のようになります。









そして、これはOScan1パッケージを使用した場合の外観です：









赤い点はコントローラーがTMSビットを読み取る場所を示し、緑の点はTMSC入力からのnTDIビットを示します。 紫色のドットは、OScan1パケットに挿入する前にコントローラーがTDOビットを読み取る場所を示します。

矢印はいくつかの依存関係を示しています。たとえば、TMSおよびTDI信号はTCKCの対応するエッジに沿って変化し、TDO信号はTCKの立ち下がりエッジに沿って変化します。



ここで残っているのは、Shift-DR状態に移行し、TDIで32ビットの任意のビットをプッシュし、IDCODEを含むTDOから32ビットを読み取ることです。 あなたの許可を得て、IDCODEの一時的な読書図を提供しません。

おわりに

IEEE 1149.7の機能の約5％について説明しました。 それにもかかわらず、私はあなたがそれの根底にある原則について何らかの理解を持っていることを願っています。



この記事の図はすべて、Digilent HS2 USB-JTAGアダプター、ソースコードにアクセスできる市販の2線式JTAGコントローラー、FPGAデバッグボード、Xilinx ChipScopeロジックアナライザーを使用して、実際のハードウェアでテストされています。



シーケンスを生成するためのプログラムは、 Digilent Adept SDKでダウンロードでき、LinuxとWindowsの両方で正常に機能するサンプルに基づいて、HS2のAPIを使用して作成されました。