IntelはFoverosと呼ばれる新しい3次元CPUアーキテクチャを発表しました 。 2019年下半期に、このテクノロジーの巨人は、それぞれ10 nmと22 nmの各レイヤーのステップを持つ新しいタイプのプロセッサーを市場に投入する予定です。
クリック可能
インテルからのこの発表がなぜそれほど重要なのですか？ この分野の機器のメーカーと専門家は、コンピューティングツールの開発の減速とCPUの分野でのムーアの法則への違反について長い間話し合ってきました。 その理由の1つは、単層アーキテクチャの使用と、チップ面積を同時に縮小すると同時に、平方ミリメートルあたりのトランジスタ数を増やしたいという絶え間ない要望です。 同時に、3次元アーキテクチャへの移行は、コンピューティング能力のさらなる向上によりいくつかの問題を解決するだけでなく、本格的なチップセットを作成する道を開きます。
チップレットとは
チップセットという用語はそれほど前に登場したものではなく、簡単に言えば、CPUコア、GPU、データポート、メモリを含む複合マイクロチップを意味します。 このようなレイアウトは、主要なコンピューターデバイス間の仲介としてプリント回路基板を完全に放棄できるため、非常に有望です。
これは、PCまたはサーバーのアーキテクチャ全体の「ボトルネック」となっているプリント回路基板であるためです。抵抗が大きいため、デバイス間のデータ交換の速度が大幅に低下するためです。 この作品では 、チップセットの技術とその利点について読むことができます。
コンピューティングの多層アーキテクチャとインテルがさまざまなナノメートルレイヤーを使用する理由
いくつかのコンピューティングレイヤーのシステムは、RAMの生産に長い間使用されてきました。 90年代には、4層と6層のメモリチップがあり、電荷（ビット）を保存するためのセルを備えた2つの作業層があり、残りは作業領域間のセパレータとして機能していました。 実際、RAMはチップセットではありません。これは、いくつかの異なるモジュールを含む複雑なデバイスではなく、構造のレイアウトを単純に扱っているためです。
IntelのFoverosレイアウト
Intelが新しいプロセッサの1つのレイヤーで22nmテクノロジーを使用しているのはなぜですか？ CPUトランジスタが十分にスケーリングされ、プロセスのステップを絶えず削減できる場合、たとえば入力/出力ポートの最小化により、事態はさらに悪化します。 これが、10 nmの充填が別の層に配置され、異なるステップを必要とする他の要素が22 nmの2番目の層に運び去られる理由です。
さらに、マルチレイヤーアーキテクチャは生産コストの増加を意味し、レイヤーの1つが致命的なパフォーマンスの損失なしに古い大規模なプロセステクノロジーを使用して節約できる場合、Intelはそうします。
AMD関連の開発
AMDはチップセットアーキテクチャにも目を向けましたが、これまでのところ、製造プロセスが7 nmのサーバーCPUとステップが14 nmのFabrics基板の発表に達しました。
プレゼンテーションの製品写真
この構成は、「Chiplet Design」と呼ばれていました。 また、会社の代表者は「チップレット」アーキテクチャと呼んでいますが、プレゼンテーションでは、サーバーCPUのさまざまな要素が基板のさまざまな部分に配置されている、つまり、多層構造がないことがわかります。 しかし、そのようなレイアウトでさえ、コンピューティングツールの将来の開発にある程度の自信を与えます。
さらに、AMDのエンジニアは、すべての主要なコンピューティングユニットが1か所に含まれる本格的なチップセットのビジョンをすでに示しています。
チップレット技術と3Dアーキテクチャの展望
イベントを開発するための最良のオプションは、おなじみの古典的なCPUのケースに囲まれた、3次元アーキテクチャに基づく本格的なマイクロコンピューターの作成です。 メーカーが今後数十年でこの分野で大きな成功を収めた場合、マザーボードの通常の定義がなくなる可能性があります。
コンピューターの主要な要素間の接続リンクの代わりに、3次元チップレットのマザーボードは周辺機器と電源を接続するためのデバイスのみで構成され、すべてのメインコンピューティングモジュールはチップレット自体のケースに収められます。
残っているのは、製造業者にとって最も重要で恐らく不快な質問です。これをどのように冷却できますか？