こんにちは世界！ 今日、私たちは、プロセッサアーキテクチャ（私のスペルチェッカーは、「アーキテクチャ/アーキテクチャ」という単語で誓います。単語を正しく書くことを望みます）を処理し、独自のプロセッサアーキテクチャを作成するプロセッサの操作について平均的な知識を持つ人々のための一連の記事を持っています。

コメントは受け付けています！

プロセッサアーキテクチャについて少し

歴史的に、多くのプロセッサと多くのアーキテクチャがあります。 しかし、多くのアーキテクチャには類似点があります。 特にこのために、RISC、CISC、MISC、OISC（URISC）などのアーキテクチャの「グループ」が登場しました。 さらに、異なるメモリアドレス指定アーキテクチャを使用することもできます（von Neumann、ハーバード）。 各プロセッサには独自のアーキテクチャがあります。 たとえば、最新のアーキテクチャのほとんどはRISC（ARM、MIPS、OpenRISC、RISC-V、AVR、PIC **など）ですが、他の要素（たとえば、利便性/価格/人気/など）によって単純に勝ったアーキテクチャもありますx86、x86-64（最新のプロセッサのx86-64およびx86はマイクロコードを使用し、その内部にはRISCコアがあります）、M68K。 彼らの違いは何ですか？

RISC

命令セットコンピュータの削減-命令の実行時間を短縮したアーキテクチャ（RISCデコードから、これは命令の数を減らしたと思うかもしれませんが、そうではありません）。 この方向は、当時のコンパイラのほとんどがすべての命令を使用していなかったことが判明した後、最終的に発展し、プロセッサ開発者はConveyorを使用してパフォーマンスを向上させることにしました。 一般に、RISCはすべてのアーキテクチャの中間です。

このアーキテクチャの鮮明な例：ARM、MIPS、OpenRISC、RISC-V

Tta

TTAとは何ですか？ TTAは、1つのメモリアドレスから別のメモリアドレスへの1つの移動命令に基づくアーキテクチャです。 このオプションは、コンパイラーの作業を複雑にしますが、パフォーマンスを向上させます。 このアーキテクチャには1つの欠点があります。データバスへの強い依存性です。 これがまさに人気が低い理由です。 TTAはOISCの一種であることに注意してください。

鮮やかな例：MOVEプロジェクト

OISC（URISC）？

1つの命令セットコンピューター-単一の命令を持つアーキテクチャ。 たとえば、SUBLEQ。 そのようなアーキテクチャには、多くの場合、次の形式があります。アクションを実行し、結果に応じて、ジャンプするか実行を続行します。 多くの場合、その実装は非常に単純であり、パフォーマンスは小さく、データバスによって制限されます。

鮮明な例：BitBitJump、ByteByteJump、SUBLEQ それらの何千もの！

CISC

CISC-複雑な命令セットコンピューター-命令ごとのアクション数の増加という機能。 したがって、コンパイラの複雑さを増すことにより、プログラムの生産性を高めることが理論的に可能でした。 しかし、実際には、一部の命令はCISCで十分に実装されていませんでした。 それらはめったに使用されず、生産性の向上は達成されませんでした。 このグループの特徴は、アーキテクチャ間の大きな違いです。 また、名前にもかかわらず、命令の少ないアーキテクチャがありました。

鮮明な例：x86、M68K

メモリアドレッシング

フォンノイマンアーキテクチャ

このようなアーキテクチャの特徴は、一般的なデータおよび命令バスでした。 最新のアーキテクチャのほとんどはノイマンのソフトウェアですが、ハードウェアハーバードを作ることを禁止する人はいません。 このアーキテクチャには、プロセッサのパフォーマンスがバスに大きく依存するという大きな欠点があります。 （全体のプロセッサパフォーマンスを制限します）。

ハーバードアーキテクチャ

このアーキテクチャの特徴は、個別のデータバスと命令バスです。 1つのサイクルで両方のバスを使用する能力（バスからの命令の読み取りとデータバスへの書き込みを同時に行う）により、フォンノイマンよりも高いパフォーマンスを提供しますが、アーキテクチャを複雑にし、いくつかの制限があります。 主にマイクロコントローラで使用されます。

CPUの機能

コンベヤー

コンベアとは？ 非常に愚かな言語で言うと、これらはサイクルごとにいくつかの並行アクションです。 これは非常に失礼ですが、本質を示しています。 アーキテクチャの複雑さによるコンベヤーは、生産性を向上させる可能性があります。 たとえば、パイプラインを使用すると、命令を読み取り、前の命令を実行し、同時にデータバスに書き込むことができます。

絵はもっと鮮明ですね。

IF-指示を受け取る

ID-指示の解読

EX-実行、

MEM-メモリアクセス、

WB-レジスタに書き込みます。

すべてがシンプルに見えますか？ そしていや！ 問題は、たとえば、ジャンプ（jmp / branch /など）によってパイプラインが強制的に実行を再開（次の命令を取得）し、次の命令を実行する前に2〜4サイクルの遅延が発生することです。

既存のアーキテクチャを拡張する

かなり一般的な手法は、既存のアーキテクチャの拡張機能を使用して命令を追加することです。 鮮明な例は、x86でのSSEです。 同じ罪ARMおよびMIPSおよびほとんどすべて。 なんで？ ユニバーサルアーキテクチャを作成することは不可能だからです。

別のオプションは、他のアーキテクチャを使用して命令のサイズを小さくすることです。

代表的な例：ThumbとARM、MIPS16とMIPS。

GPUテクニック

多くのコアはビデオカードによく見られ、この機能のため、追加のソリューションが必要です。 マイクロコントローラでもパイプラインを見つけることができる場合、GPUで使用されるソリューションはまれです。 たとえば、マスク実行（ARM命令にありますが、Thumb-I / IIにはありません）。 その他の機能があります：浮動小数点数へのバイアス、コアの増加とは対照的なパフォーマンスの低下など。

マスクされた実行

このモードは、ジャンプを使用せずに命令が順番に実行されるという点で従来のモードと異なります。 命令は、この命令が実行される条件について一定量の情報を保存し、条件が満たされない場合、命令はスキップされます。

しかし、なぜですか？

答えは簡単です！ それは命令のバスをロードしません。 たとえば、ビデオカードでは、1つの命令で数千のコアをロードできます。 また、ジャンプシステムが使用された場合、コアごとに低速メモリからの命令を待つ必要があります。 キャッシュは問題を部分的に解決しますが、それでも問題を完全には解決しません。

その他

ここでは、中央処理装置およびマイクロコントローラーで使用されるいくつかの手法について説明します。

中断

割り込みは、現在実行中のコードを一時停止して、特定の条件下で他のタスクを実行する手法です。 たとえば、存在しないメモリ位置にアクセスすると、HardFaultまたはMemoryFaultの割り込みまたは例外が呼び出されます。 または、たとえば、タイマーがゼロまでカウントダウンする場合。 これにより、何らかのイベントを待つ間、非アクティブにならないようにすることができます。

欠点は何ですか？ 割り込み呼び出しは、数回のアイドルサイクルであり、割り込みから戻るときは数回です。 また、コードの先頭にあるいくつかの命令は、割り込みテーブル用の命令によって占有されます。

例外

ただし、割り込みに加えて、たとえばゼロで除算する場合など、まだ例外が発生します。 多くの場合、MIPSなどの割り込みやシステムコールと組み合わされます。 AVRまたは下位PICなどのように、プロセッサに例外が常に存在するわけではありません

システムコール

システムコールはオペレーティングシステムで使用され、プログラムがオペレーティングシステムと通信できるようにします。たとえば、OSにファイルの読み取りを要求します。 割り込みに非常に似ています。 同様に、例外はプロセッサに常に存在するとは限りません

メモリアクセスコントローラーおよびその他のプログラム格納方法

ここでは、アプリケーションのハードウェアへの直接アクセスを拒否する方法について説明します。

特権モード

これは、プロセッサが起動するモードです。 このモードでは、プログラムまたはOSはMMU / MPUをバイパスしてメモリにフルアクセスできます。 これを目的としないプログラムのハードウェアサブシステムへの直接アクセスを避けるため、すべてのプログラムは非特権モードで実行されます。 たとえば、マルウェア。 Windowsでは、しばしばRing-0と呼ばれますが、* nixでは、システムと呼ばれます。 ルートで特権ユーザーと特権モードを混同しないでください。ハードウェアに直接アクセスすることはできません（これを行うことができるシステムモジュールをダウンロードできますが、後で詳しく説明します:)

MPUおよびMMU

MPUとMMUは、複数のアプリケーションを分離するために最新のシステムで使用されています。 ただし、MMUでメモリを「移動」できる場合、MPUではメモリへのアクセス/メモリ内の実行コードのみをブロックできます。

PIC（PIE）

PIEとは何ですか？ （MK PICとの混乱を避けるためにPICは使用しません）。 PIEは、コンパイラがメモリ内の任意の場所で動作するコードを生成する手法です。 この手法とMPUを組み合わせると、MPUで機能する高度なプログラミング言語をコンパイルできます。

SIMD

一般的なSIMD技術は、1クロックサイクルで複数のレジスタに対して複数のアクションを実行するために使用されます。 たとえば、MIPS、NEON / VFP /などのARM、SSE2のx86など、メインアーキテクチャに追加される場合があります。

最適化のための再配置

この手法は、命令を再ソートしてコンパイラーが生成するコードを最適化し、プロセッサーのパフォーマンスを向上させるために使用されます。 これにより、コンベアを最大限に使用できます。

ステータスレジスタ

ステータスレジスタとは何ですか？ これは、プロセッサの状態を保存するレジスタです。 たとえば、プロセッサが特権モードであるかどうか、最後の比較の操作を終了したもの。

Masked Executionと組み合わせて使用​​します。 一部の開発者は、MIPSに入力されたボトルネックになる可能性があるため、ステータスレジスタを特に除外しています。

mov vs $ 0 reg

MIPSには、定数をメモリにロードするための個別の命令はありませんが、addiおよびori命令があり、ゼロレジスタ（$ 0）とともに、定数をレジスタにロードする操作をエミュレートします。 他のアーキテクチャには存在します。 このトピックに触れたのは、練習のある記事で役立つからです。

Rd、Rs vs Rd、rs、rt

算術命令に含めるべきオペランドの数については多くの議論があります。 たとえば、MIPSは3レジスタオプションを使用します。 2つのオペランド、1つのレコードのレジスタ。 一方、2つのオペランドを使用すると、命令のサイズが小さくなるため、コードが削減されます。 組み合わせの例は、MIPSのMIPS16とARMのThumb-Iです。 パフォーマンスの点では、それらはほぼ同じです（要因として命令サイズを除く）。

エンディアンネス

バイトオーダー。 ビッグエンディアン式とリトルエンディアン式を知っているかもしれません。 それらは、命令/レジスタ/メモリ/などでバイト順を記述します。 ここでは、すべてが簡単だと思います:)。 MIPSなどのモードを組み合わせたり、同じ命令システムを使用するがバイト順が異なるプロセッサー（ARMなど）があります。

CPUビット

それで、プロセッサビットは何ですか？ 多くの人は、これがデータバスのビットネスであると信じていますが、そうではありません。 なんで？ マイクロコントローラとマイクロプロセッサの初期段階では、バスはたとえば4ビットですが、8ビットのパケットで送信されます。 このプログラムでは、これは8ビットモードであるように見えましたが、現在のように幻想でした。 たとえば、ARM SoCでは、128ビットのデータまたは命令バスがよく使用されます。

コプロセッサー

コプロセッサーとは何ですか？ コプロセッサは、プロセッサまたは外部マイクロサーキットの要素です。 これらは、プロセッサの主要部分にとって面倒すぎる命令を実行できるようにします。 代表的な例として、MIPSのコプロセッサーは除算と乗算用です。 または、80386の場合は387など、浮動小数点数のサポートが追加されました。 しかし、MIPSには多くのコプロセッサーがあり、それらの役割を果たしました。割り込み、例外、システムコールを制御しました。 多くの場合、コプロセッサには独自の命令があり、これらの命令が存在しないシステム（ARMなど）では、トラップ（トラップ？）を介してそれをエミュレートします。 松葉杖と低パフォーマンスにもかかわらず、それらは多くの場合、マイクロコントローラの唯一の選択肢です。

原子操作

アトミック操作は、1つの疑似タクトで複数のアクションを実行する命令により、ストリームに依存しない実行を保証します。

別のソリューションの変形は、周辺の原子性です。 たとえば、STM32のレッグを高低に設定するには、異なるレジスタを使用します。これにより、周辺レベルでの原子性が可能になります。

キャッシュ

確かに、あなたはL1、L2、L3およびレジスタについて聞いたことがあります。 要するに、プロセッサはコードの一部を分析してジャンプとメモリアクセスを予測し、事前にキャッシュにこのデータをメモリから取得するように要求します。 キャッシュはしばしばプログラムに対して透過的ですが、このルールには例外があります。 たとえば、FPGAのソフトウェアコアはソフトウェアキャッシュを使用します。

そして、キャッシュミスやキャッシュミスなどのことを聞いてしまいました。 これは、プロセッサ向けではない操作であるか、プロセッサがメモリのこの部分をキャッシュできませんでした。 これは、メモリへのアクセスが遅くなるという問題です。 ミスはプログラムに気付かれませんが、パフォーマンスの低下は見過ごされません。また、たとえば割り込み中にコンテキストを切り替えると、小さなコードがパイプラインとキャッシュを必要に応じてノックするため、キャッシュが苦しみます。

シャドーレジスタ

最近のプロセッサは、多くの場合、シャドウレジスタ技術を使用しています。 これらを使用すると、レジスタの保存に関連する遅延を実質的に発生させることなく、割り込みとユーザーコードを切り替えることができます。

スタック

スタック？ .NETとJavaでスタックを見ました！ まあ、あなたは部分的に正しいです。 スタックは存在しますが、ほとんどのプロセッサではハードウェアではありません。 たとえば、MIPSにはそれがありません。 どうして？ 答えは簡単です。 スタックは、バックアップする必要のないメモリへの単純なアクセスです（非常に大雑把な定義）。 スタックは、関数の呼び出し、引数の受け渡し、関数の実行後にそれらを復元するためのレジスタの保存などに使用されます。

ヒープとは何ですか？ ヒープは、スタックよりもはるかに大きいメモリです（通常、スタックは約1MBです）。 ヒップはすべてをグローバルに保存します。 たとえば、Mallocを使用して取得したすべてのポインターは、ヒープの一部を指します。 また、ポインタはスタックまたはレジスタに保存されます。 レジスタにデータをロードするための命令を使用すると、スタックの種類ごとにスタックやその他のメモリアクセスを高速化できます。これは、PUSH / POP、INC / DECまたはADDI、SUBI（定数を追加）操作を常に使用してスタックのデータを深くする必要がないためです。負のオフセットを持つスタックへのアクセスを使用するだけです。

登録

レジスタについてはあまり詳しく説明しません。 これについては、実践的な記事で触れます。

x86のレジスタでは十分です。 MIPSは、31個のレジスタを使用します（$ 0の値は常にゼロです）。 バークレー大学のプロセッサはレジスタウィンドウを使用しました。これにより、機能のネストが大幅に制限され、パフォーマンスが向上しました。 AVRなどのその他のものでは、レジスタの使用が制限されています。 たとえば、3つの16ビットは6つの8ビットとして解釈できますが、最初の16ビットは一部の操作では使用できません。 MIPSが最良の方法を選択したと思います。 これは私の個人的な意見です。

アライメント

アライメントとは何ですか？ この質問はあなたにお任せください:)

終わり

これでゼロパートの最初の章の終わりです。 シリーズ全体は、独自のプロセッサを作成するというトピックを中心に展開します。 独自のオペレーティングシステム。 独自のアセンブラ。 独自のコンパイラなど。

ゼロの部分は理論に専念します。 シリーズ全体を勝利に導くことはできないと思いますが、その試みは拷問ではありません！ ）