ソビエトElbrusアーキテクチャの概要

「ロシアのバロウズ」から「アナログがない」まで、この記事の主題について多くの推測が行われます。 これは、（アクセス可能な）完全なドキュメントの欠如、それらを扱った人々の小さな輪、およびそれから経過したかなりの時間によって、大部分が引き起こされます。 「エルブラス」は過ぎ去った時代の神話の一つになりました。



一方、コンピューター複合施設は間違いなく存在し、当時としては素晴らしい結果を示しました。 おそらく、要素ベースが不足しているために、開発者はさまざまな種類のアーキテクチャーの工夫を余儀なくされました。 現在、これらのトリックの多くは古風に見え、いくつかは非常に関連性があります。



そこで、著者は固有の好奇心から、利用可能なドキュメントを見つけ出し、多かれ少なかれ完全な図を作成しようとしました。 読者が興味を持っているなら、猫へようこそ。

エレメンタルベース

新世代の技術者は、新世代の技術者が成長したときではなく、技術の質的な変化に基づいて生まれます。 ソビエトの「エルブラス」に関して、そのような変化は集積回路の出現でした。 Elbrus-1の場合、 TTLロジック（バルブあたり10〜15 nsの速度）を備えた133シリーズのチップでした。 「Elbrus-2」の場合-ESLロジックを備えた100番目のシリーズ （バルブあたり2 nsの速度）。



100シリーズは、 Motorolaの MECL 10K（1971年以降）に基づいて作成されました（1974年からの連続生産）[6]。 133シリーズ（1969年以降）は、 TIの54シリーズ（1965年以降）[6]に基づいています。 つまり 当時、要素ベースに特別な遅れはありませんでした。

メモリ構成

物理メモリ

メモリサブシステムは、 16Kビットの容量と16384x1の編成を備えたK565RU3V （ NMOP ） マイクロ回路 [3]に基づいて構築されました。



修正および制御装置を使用すると、情報を読み取るときに単一のエラーを修正し、二重のエラーを検出できます。 このために、8ビットのハミングコードが形成され、記録中に72ビットの情報ワードに追加されます。 したがって、メモリに保存されるワードには、8-制御情報（タグ）、64-データ、8-ハミングコードの制御ビットを含む80ビットが含まれます。



アドレスバスの容量は24です。 物理メモリのサイズは16メガワード（各72ビット）、144 MBのデータとタグに制限されています。



ハミングコードと合わせて計算すると、180 MBまたは90マイクロチップになります。 最大の構成のために、これらすべてを8つのキャビネットに配置することができました（セクションOP）。



最大構成には10個のプロセッサーが含まれ、各プロセッサーはOPの各セクションに接続されます。 通信回線の長さは、複合体のデバイスの配置条件から約10 mに選択されました。 この長さの光は、真空中で約1 / 30,000,000秒（33 ns）で移動します。 E-2では、信号は送信ステーションの出力レジスタから受信レジスタに80 ns（デューティサイクル44 ns）で送信されます。これは非常に良好です。



各メモリキャビネット（OPセクション）は、4つのメモリモジュールとスイッチで構成されています。 モジュールは機能的に独立しており、異なるプロセッサーと同時に情報を交換できます。 各モジュールがハーフメガワードの32個のモジュールのみ。 グループアクセスでは、4つのモジュールすべてが同時に起動されます。 これにより、セクションOPでデータ交換の最大レートを取得できます。



モジュールのサイクルは13クロックサイクルですが、同じグループの異なるマイクロ回路への連続した呼び出しは、7クロックサイクルごとに処理できます。



下位レベルでは、最小ブロックサイズは16Kワードで、16Kビットメモリチップのボリュームに対応します。 ブロックは80ビットのメモリチップで構成され、1ビットにつき1チップです。 したがって、メモリモジュールは32個のこのような最小ブロックで構成されます。

RAM交換デバイス（UOOP）

これはプロセッサの一部です。 OPの8つのセクションのそれぞれとは別個の通信チャネルがあり、単一の要求とグループ要求の両方で各セクションにアクセスできます。



コールごとのグループ要求が4ワードの交換である場合。 メモリへの書き込みのアクセス時間はDSPの約8クロックサイクルです。メモリからの読み取りのアクセス時間は約20クロックです（メモリモジュールがビジーであるか、別のCPUの使用と競合する場合、OPスイッチによってアクセスを遅らせることができます）。



同時に、最大3つのリクエストをOEPに保存できます。 UOOPには2つのチャネルで内部並列化があり、OPの異なるセクションに2つの交換要求を同時に設定できます。 チャネルの最大シフト周波数は、8クロックサイクルごとに1リクエストです。 したがって、メモリへのグループ呼び出しでは、DEPは交換レートを提供します-サイクルごとに1ワード [1]。



順次アドレストラバーサルのパフォーマンスを最適化するために、インターリーブ技術が使用されます。 物理アドレスのビットの一部が混在しているため、上記のメモリ階層の異なるユニットに連続するワードが出現し、並行して読み取ることができます。 混合スキームは次のとおりです。









個々のモジュールが構成から除外されている場合、オペレーティングシステムはそれらのアドレスを割り当てません。 スイッチがオフになっているモジュールがあるため、このセクションで分割することはできません。

数学（仮想）メモリ

数学メモリは、値の場所が1ビット（マシンワードに対して正確に指定された場合は32ビットアドレス）である限り、38ビットの数学アドレスで記述されます。

数量

情報の基本単位は数量です。 値は、数学的なアドレスを使用してアドレス指定できる情報の論理単位です。 プログラムコマンドの実行中に数量が実行されます。



値の桁数（形式）のサイズは、1、4、8、16、32、64、128です。



128ビット以外の値は、複数のワードに配置することはできません。



1つのワードに含めることができるタイプとフォーマットは1つだけです。ただし、1つの例外があります。整数と実際の32ビットフォーマットは、1つのワードに任意の順序でパックできます。



単語情報の制御桁には、単語の数量のタイプと形式が格納されます。

Pages

数学的記憶はページ分割されます。 ページはさまざまなサイズ（16の倍数）-16〜1024ワードにすることができます。 ページの先頭のアドレスの下位10桁（38桁）はゼロです[2 p。61]。



最初のワードの38ビットアドレスで、下位10ビットがゼロになるように数学メモリに配置された16ワードのブロックは、ストリングと呼ばれます。

セグメント

セグメントは、システムによって割り当てられた連続したアドレス指定の領域です。 数学的メモリ内のセグメントの始まりは、ページの始まりと一致します。



セグメントを配置するには、可能な限り小さいサイズのページを使用します。 1024ワードを超えるセグメントは、隣接するページの数学メモリに配置されますが、最後のページを除くすべてのページには最大サイズが必要です。



物理メモリ内のページの先頭、つまりセグメントは、任意の物理行の先頭に配置できます。 ページは、物理メモリの隣接セルにあります。



そのため、1024ワードを超えるセグメントは物理メモリに完全に存在しない場合があり（スワップ）、物理メモリ内のページは連続する必要はありません。

仮想メモリのサポート。

仮想メモリは、かなり論理的で自然な方法で編成されています。 タグシステムとメモリ保護の問題を考えると、セグメントはOSカーネルによって作成されますが、これは避けられません。



カーネル内のすべての空きメモリ領域は、空き領域の順序付きリストに結合されます。 ソートは、エリアのサイズによって行われます。 コマンドシステムには、特別に設計されたコマンド「LIST SEARCH」があります。これは、必要なサイズに完全に一致するか、必要なサイズを最小限に超える領域を検出します。 最初の場合、見つかった領域はリストから除外され、数学メモリにロードされ（必要な場合）、この領域へのハンドルが手順の結果として形成されます。 2番目のケースでは、見つかった領域のサイズが15ワードを超えて必要なサイズを超えた場合、必要なサイズの領域が見つかった領域から取得され、残りが空きメモリ領域に返されます。空きメモリ領域では、空きメモリリストの対応する場所に含まれます。 ユーザーには、要求されたサイズと正確に一致するサイズのメモリ領域の記述子が与えられます。



必要なサイズのメモリがない場合、小さいサイズの占有セクションを移動し、隣接する空き領域を使用可能な空き領域に分割することにより、空きメモリのセクションを統合しようとします。



これが目標につながらない場合、占有領域の外部メディアへのポンピング（スワップ）が発生します。 これは実行可能セグメントには適用されず、単に解放することができます...



各タスクには独自のポンプダウンファイルがあり、各セグメントはそのタスクを認識しています。 ファイル内の空きメモリの分配は、ビットマスク[2、p。143]によって実行されます。1ビットはページに対応します。 （サイズが2 ** 32の数学メモリの場合、タスクごとに2 **（32-16）= 64Kのマスクが必要です。これはそれほど小さくありません。さらに、可能な最大8Kより小さいページを処理する方法は明確ではありません。）一般的なポンプダウンファイルと比較して、空きページのレジストリの維持に関する問題を回避することができます。 結局のところ、各タスクには独自の数学的記憶があります。 さらに、すべてのプロセスメモリの解放がポンプダウンファイルの削除に減り、作業がファイルシステムに転送されます。 タスクの数が比較的少ないため、これは素晴らしいアプローチです。 その短所には、おそらくファイルシステムへの追加の負荷が含まれます。



OSのカーネルには、バックグラウンドでタスクを「カット」するタスクがあり[2、p。143]、特定の割合のページをドロップします。 この場合、パッシブタスクのデータは徐々にポンプダウンファイルに格納され、アクティブに動作するタスクのバランスが取られます。



次に、アドレスの数学的から物理への変換を調べてみましょう。 タスクメモリのすべての領域（セグメント）はリストで結合され、その先頭と末尾はタスク記述子にあります。 このアーキテクチャでは、「C」の精神でベアポインタへの参照はなく、ペア（ポインタ、オフセット）は常に変換されることに注意してください。



「リストによる検索」命令を使用したタスクセグメントの前述のリストには、セグメント記述子があり、その中に目的のページの物理アドレスがあります。 このページが物理メモリにない場合、スワップメカニズムがアクティブになります。



CPU内の物理アドレスへの数学アドレスの変換を高速化するために、最も「アクティブな」ページに64要素の連想配列が提供されます。 連想属性は数学的なページの番号であり、答えはページの先頭の物理アドレス、そのサイズ、およびいくつかのサービス機能です。 この連想配列の検索時間は3サイクルで、処理速度はサイクルごとに1つのアプリケーションです。



さらに、アクセスされている単語自体は、その数学的なアドレスとともに、単語の連想メモリに配置されます。これは各CPUにもあります。 このようなメモリは、最新のメモリキャッシュに類似しています。



ポンプアウトされたページまたはまだ初期化されていないページに関する情報を投稿するように設計された、ポンプアウトされたページのテーブル（TOC）についての言及[2、p.144]があります。 このテーブルの先頭はRAMにあり、オーバーフロー領域は外部メモリ（ドラム）にあります。 その値は、数学的なメモリ全体ではなく、既存のページの数に比例します。



TOCはシステムごとに1つです。つまり、ページごとにタスク識別子も覚えておく必要があります。



TOCの処理を高速化するために、カーネルにキャッシュが提供されており、非常に効果的であると主張されています。 しかし、これは奇妙です。効果的なキャッシングを行うには、メモリを使用してアプリケーションタスクのロジックを理解する必要があり、OS開発者には不明です。



だから：

• ページは、カーネルのバックグラウンドタスクによって外部メディアに送り込まれ、タスクを「カット」します。 したがって、CBTでは、それらはバッチで（おそらく）規則正しく実行されます。
  
  
  
  
• ポンプダウンファイルの空き領域は、前述のビットマスクを使用して割り当てられます。
  
  
  
  
• ページは、適用されたタスクのロジックによって決定される任意の順序でポンプアップされます。
  
  
  
  
• 彼らは、最速（そして最小-最大136 Mb）の外部メモリ- ドラム 、平均アクセス時間5-5.5 ms、交換レート3.6 Mb / s [2、p。187]を使用しました。 比較として、ディスクの場合：平均アクセス時間は60ミリ秒、交換レートは180 Kb / sです。
  
  
  
  
• このプロセスでTOCが断片化され、余分なスペースが必要になると、さらにin辱されます。 さらに、時間の経過とともに、TOCは順序を失い、必要なページを見つけるためにページ全体を読む必要があります。
  
  
  
  
• どうやら、TOCはテーブルと呼ばれますが、Bツリー（1970）として、または、たとえば、 DBMハッシュテーブル（1979）と同様に、安価で陽気に配置されています。 むしろ、最初の方法は、ファイルシステムに空きメモリを割り当てるためにツリー状の構造が使用されたということです[2、p。146]。 一方、[2、p。200]では、セグメントの管理が複雑すぎて、RAMを外部メモリと交換するための異なるインターフェースの使用を必要とすることを後悔していることがわかります。 その後のすべての結果。

データ型

すでに述べたように、このワードは64ビットのデータと8つの制御ビットで構成されています。 制御ビットにはタグが含まれます-単語の情報部分にあるものの説明。



可能性があります：

1. 32ビットと64ビットのフォーマットは空です-通常、これは初期化されていないデータです。 ダミーの読み取り、書き込み、プロシージャへの転送、およびビットのチェックと変更も可能です。 ただし、数値または配列のいずれかを使用しようとすると、割り込みが発生します。
2. 32および64ビット形式の整数-現在普及している形式とは対照的に、ここでは文字が最上位ビットで強調表示されます。
3. 実数32-仮数記号/順序記号/ 6桁の順序/仮数24桁
4. 実数64-仮数記号/順序記号/ 6桁の順序/仮数56桁
5. 実数128-仮数記号/順序記号/ 6桁の順序/仮数56桁/上位桁-8桁/上位仮数桁-56桁。 一般に、数値形式は現在のIEEE 754とは異なります。360システムからも取得されます。
6. ビット
7. 数字-4桁、通常は10進数を表すために使用されます
8. バイト-8ビット、通常は文字列
9. セット-64ビット、量ではなく同じタイプの要素のセットであり、それらへの個々のアクセスは受け入れられません（SIMD？）
10. 記述子は64ビットで、メモリ領域の記述子はカーネルによってのみ作成され、数学的なアドレス、要素のサイズ、要素のサイズ（ビット）、メモリ保護のタイプを含みます。 記述子で記述される領域の最大サイズは2 ** 20ワードです。
11. インデックス（間接）ワード-64ビット-これはE-1のサイクルカウンターです。
    
    現在のカウンター値、サイクルのステップ、および制限値（20桁すべて+符号）が含まれています。
    
    算術演算または配列の要素にアクセスする演算では、自動的に全体に変換されます;ループ演算中、制限値と遷移の超過の自動チェック
    
    アドレスまたはカウンターの自動変更で。
12. 間接ワードは記述子構造を持ち、そのような値を読み取ると、アドレスで示される値が自動的に読み取られることを特徴とします（複数回繰り返すことができます）。
13. 64ビットの間隔を使用して、インデックス付き記述子で記述された領域からサブ領域の記述子を取得します。
14. ジャンプ操作のラベル。 GOTOコマンドでのみ使用できます。 -64ビット、含む
    
    
    • このラベルが記述されている囲みプロシージャのコンテキストの数学的アドレス。 -32のカテゴリー
    • 領域の先頭からのバイト数-16ビット
    • プログラムセグメント記述子-12ビット
    • プロシージャの辞書式レベルは5桁です（0-システムコール、1および2-ユーザープロシージャ。3-最初の実行... [2、p。43]）。
15. 手順ラベル。 同じ構造を持ち、タグが異なり、プロシージャを入力する操作でのみ使用できます。
16. 技術ラベル。 同じ構造、異なるタグを持っています。 読み取るとき、パラメータなしで自動的にプロシージャに入り、単一の値を返します。
17. セマフォは、システム内の同期の手段です。
18. アレイの収穫。 Elbrusシステムでは、getmemやmalocなどのプロシージャを明示的に呼び出すことは一般的ではありません。
    
    代わりに、配列のいわゆる空白がメモリに格納されます-配列のサイズと配列要素のサイズを示す特別なタグを持つ単語。 アレイが不要な場合、ワークピースはそのまま残ります。 そうしないと、そのようなワークピースを読み取るときに割り込みが発生し、その処理手順によってメモリが割り当てられ、選択したアレイのハンドルがこのワークピースの場所に書き込まれます。

コマンドシステムの機能

1. データにタグが付けられます。これにより、ハードウェアで保護され、たとえば、タグを考慮して、タイプされた追加コマンドのファミリー全体を単一のファミリーに置き換えるなど、コマンドシステムを簡素化できます。
   
   
   
   
2. アドレスのないコマンドシステムが採用されており、その結果、レジスタの割り当てに関する不要な情報はありません。 レジスタの効率的な動的割り当ては、ハードウェアによって実装されます。 アドレスなしのコマンド形式は、スタックのハードウェア実装に基づいています。
   
   
   
   
3. コマンド内のデータのアドレス指定は、数学的なアドレスではなく、実行コンテキストを考慮したセグメント/インデックスで行われます。 たとえば、特定の手順用に予約されているスタック領域内のシーケンス番号。
   
   
   
   
4. 関数を呼び出すには、数学的なアドレスに加えて、かなり詳細な記述子が使用されます。これは、とりわけ、データとパラメーターのローカルスタックのサイズを示します。 遅延データ選択が実装されます。関数を入力すると、セグメント記述子のみが作成され、実際の選択は最初の呼び出しで行われます。 これは革新的な技術であると報告されています[2 p。42]。 実際、関数記述子番号は、コードの数学的なアドレスと同様に、呼び出しの引数です。 たとえば、x86では、コンパイラはプロローグと関数エピローグを配置することにより、すべてのサポート作業を行います。

アドレスのないコード。

「 スタックレス」を意味する「 アドレスレス命令システム」と言います 。 式x + y * z + uを評価する簡単な例を考えてみましょう。



コンパイラがツリーを解析するとき、次のようになります。







この式のアセンブラーコード（x86）：

mov eax,dword ptr [y] imul eax,dword ptr [z] mov ecx,dword ptr [x] add ecx,eax mov eax,ecx add eax,dword ptr [u]
      
      

        
        
        
      

    
        
        
        
      
      

        
        
        
      

    
     

仮想スタックマシンの場合、擬似コードは次のとおりです。

  push x push y push z multiply add push u add
      
      

        
        
        
      

    
        
        
        
      
      

        
        
        
      

    
     

スタックを操作するには、次のタイプの操作が必要です。

• スタックの一番上にアイテムを書き込む（プッシュ）
• スタックの上部から要素を削除する（ポップ）
• スタックの最上部から2つの要素を削除し、演算の結果を書き込むバイナリ演算（+-* /）
• 単項演算、スタックの最上部で結果を置き換えます（符号の変更）

Elbrusのアーキテクチャは何を提供しますか？

1. スタック読み込み操作。 情報は、コマンドストリームから直接、またはデータ領域からスタックにロードできます。 最初のケースでは、ロードされた値はコマンド自体に配置され、2番目のケースでは、値はコマンドまたはスタックの最上部（アドレスにロード）に配置されたアドレスにロードされます。
   
   
   
   スタックはレジスタからの循環バッファとして実装されているため、新しい要素をロードすると、スタックの一部が自動的にメモリにアンロードされることに注意してください。
   
   
   
   特に興味深いのは、次のアドレスでのダウンロードです。
   
   
   
   
   • アドレスペアは数量の数学的なアドレスです
   • 同時に、値へのアクセスの可能性がチェックされます
   • 値はスタックの一番上にロードされます
   • その後、ループが実行されます
     • タグは、ロードされた値の値のクラスをチェックします
     • 値が値クラスに属する場合、操作は完了します
     • 間接単語の場合、間接単語による読み取りが発生します
     • 手順ラベル、それはかなりの意味、サイクルが停止します
     • これがプロシージャの技術ラベルである場合、プロシージャが呼び出され、その結果がスタックの一番上に残されます。
   
   
   
   
   
2. スタックからメモリへの書き込み。 これを行うには、スタックの最上部からの2つの値、レコードの値とアドレスが必要です。 レコードのアドレスは、アドレスペアまたは間接ワードのいずれかです。 録音は「ワンステップ」、つまり録音アドレスで直接行われます。
   
   
   
   
3. 算術演算 、関係演算、および論理演算。 算術演算は、スタックの最上部に含まれる1つまたは2つの値に対して実行されます。 原則として、オペランドは整数または実数です。さらに、オペランドがさまざまなタイプ（整数と実数）の場合、演算は整数を実数に自動的に変換します。 オペランドの形式が異なる場合、操作の前に自動的に「長さの整列」が最大長になります。
   
   
   
   元の数値がスタックから削除され（対応するポインターオフセットを使用）、結果がスタックの最上部に配置されます。
   
   
   
   単一の算術演算は、スタックの最上部からオペランドを取得し、結果で置き換えます。
   
   

中央処理装置

CPU [1]のブロック図：

• メモリ交換デバイス（UOOP）
• コマンドの解読率を調整し、RAMからプログラムを呼び出すための512ワードの命令バッファメモリ（BC）
• コントロールユニット（UU）
• コマンドを実行するための10個の専用アクチュエーター（IU）
• 相対アドレスを絶対アドレスに変換するためのベースレジスタ（BR）
• 演算の中間結果を保存するための256ワードオペランドスタック（STOP）
• バッファワード（BP）1024ワード、グローバルデータと予備ポンピングを伴う256ワード配列のバッファメモリを格納するように設計
• SV-サンプリング（デコード）スキーム

デコード

プログラムコードは命令バッファ（BC）に読み込まれます。 BCは連想配列として機能し、512ワードのボリュームを持ち、32の等しいセグメントに分割されます。 RAMからBCへの情報のポンプは、4ワードのブロックで実行されます。 スワップレートは、命令バッファ内のコマンドワードの必要なマージンによって決定され、命令のデコードレートが変更されると自動的に調整されます。



サンプリングスキームは、BCから次のコマンドを抽出し、解読し、内部レジスタ形式に変換するために制御ユニットに転送します。

内部アドレス指定システム

アドレスおよび数値情報のすべての転送には、CPUで情報のソースまたはコンシューマの内部アドレスが伴います。 内部アドレスは、命令バッファ、オペランドスタック（STOP）、BP、およびDUTの一部の入力レジスタに割り当てられます。



STOPは、32個のレジスタと32ビットレジスタ（ビットマスク）で構成されます。 このマスクの各ビットは、特定のレジスタを担当します。1-使用中、0-空きを意味します。



IUにコマンドが発行されると、オペランドの内部アドレスと演算結果が形成されます。 スタック操作の場合、オペランドと結果はSTOPからのレジスタ番号です。



たとえば、加算コマンドをデコードするには、オペランド番号がすでに早く受信されていると見なされ、STOPからの任意の空きレジスタを割り当てることができます。 コマンドの実行後、オペランドは解放されます。

実行

デコードの直後にすべての命令を実行できるわけではないため、デコードされたが実行されていない命令のバッファが必要です。 CPUには、内部表現で32命令のバッファがあります。



デコーダーから、プログラムで指定された順序でコマンドが発行されます。 さらに、それらには順番に番号が付けられており、この番号はチームの生涯にわたって付きます。 この数は、デコードされた命令の前述のバッファ内のインデックスであり、32に達すると、ゼロから再び始まります。 現在の値がわかれば、キュー内のすべてのコマンドをデコード順に並べることができます。



DUTでのコマンドの実行時間は、そのタイプによって決まり、単精度のオペランドの操作では2〜20クロックサイクル（32）、倍精度のオペランドでは最大30クロックサイクル（64）の範囲です。 ??? 乗算（F64）-4つのメジャー。 部門（F64）-24メジャー。



F128形式の実数で演算を実行するには、3桁の加算が必要です-最下位桁の加算、下位桁からの転送を考慮した上位桁の加算、上位桁からの転送を考慮した下位桁の繰り返し加算。 これには、中間結果を保存する必要があります。



引数の準備ができ、目的のアクチュエータが利用可能になると、コマンドの実行が開始されます。 なぜなら 実行順序は必ずしも元の順序と一致するわけではなく、異常な実行（ OoO ）があります。 また、複数のエグゼクティブユニットがあり、それらが並行して動作するため、 スーパースカラーが顕著です。 確かに、加算器、除算器、および乗算器は単一のコピーですが、並行して動作できます。



合計で10個のアクチュエータがあるため、サイクルごとに実行できる命令の数が問題になります。 [2 p。185]では、コマンドのシーケンシャルな実行を伴う技術モードでは、生産性が2〜3倍低下することが述べられています。 [4]では、サイクルごとに約2チームと言われています。 これは、明らかに、サイクルごとに2つのレコードのみを許可するSTOPの実装によるものです。

例

完全にスーパースカラーの動作の可能性を示すために、式「（a * b）+（c / d）」を分析します。 この場合、変数「a」と「c」はプロシージャのローカル変数の領域に配置されてキャッシュに存在しますが、「b」と「d」はグローバルでキャッシュにありません。 簡単にするために、それらはすべてタイプF64です。



アセンブラコードは次のようになります。

     b ∗  c  d ⁄ +
      
      

        
        
        
      

    
        
        
        
      
      

        
        
        
      

    
     

OTは「値の呼び出し」を意味し、DTZは「長いOT」を意味し、算術演算のニーモニックは不明です。



デコード後、内部表現のコードはおよそ次のようになります（ニーモニックが発明されました）。

  a -> R1 ;   R1    b -> R2 ;   R2   ∗ R1 R2 ->R3 ;   R2  , R1 & R2      -> R4 ;   R4    d -> R5 ;   R5   ⁄ R4 R5 ->R6 ;   R6  , R4 & R5    + R3 R6 ->R1 ;     R1  , ; R3 & R6    ;   R1
      
      

        
        
        
      

    
        
        
        
      
      

        
        
        
      

    
     

チーム間の依存関係により、実行は次の順序で発生します（サイクルあたり2命令、キャッシュからの読み込み-1サイクル、メモリからの読み込み13サイクル、「*」-4サイクル、「/」-24サイクル、「+」-3サイクル）：

タクト	開始する	終わった
1	ザグa-> R1; ザグb-> R2
2	-> R4でダウンロード; ザグd-> R5	ザグa-> R1
3		ダウンロード-> R4
13		ザグb-> R2
14	∗ R1 R2-> R3	ダウンロード-> R4
15	⁄ R4 R5-> R6
17		∗ R1 R2-> R3
38		⁄ R4 R5-> R6
38	+ R3 R6-> R1
40		+ R3 R6-> R1

乗算と除算は非常に並行して実行されます。 残念ながら、演算アクチュエータにはパイプラインがありません。パイプラインは、ベクトルプロセッサでのみ計画されていました[2、p。150]。

実行を停止して続行する

たとえば、タイムスライスの有効期限が切れた場合など、必要に応じて続行できるようにプログラムを一時停止することが必要になる場合があります。 これには、命令の元の順序を復元する必要があります。 この場合：

1. 中断の原因となったコマンドの番号が記憶されます
2. それより前に解読されたコマンドは完了し、後で解読されたコマンドの実行はキャンセルされます
3. レジスタは、割り込みの原因となった命令のデコードに対応する瞬間に復元されます
4. 割り込みに入る

レジスタの状態を復元するには、サイズ2 *「ティックの最大命令長」のレジスタ値の変更のログ用の循環バッファなど、特別なメカニズムが必要です。 命令の最後に、これらはこのログに書き込まれます-STOPからの古いレジスタ値、新しい値、レジスタ番号、およびコマンド番号。 その後、必要に応じて、キャンセルされたコマンドの変更を取り消すことができます。



コマンド実行のキャンセルは、条件分岐命令を処理するときにも使用されます。 このようにして、 投機的なコード実行が実装されます。

分岐予測子に関する言及はありますが[1]、メカニズムは不明です。



では、何がありますか？

• サイクルごとのレベル2命令でのスーパースカラー性
• スコアボード手法を使用してスーパースカラリティを実装しました; [5]に示されているレジスタの名前変更はなく、近くにあります。この手法は単にここでは適用できません
• オペランドスタックの使用は、独立して現れたレジスタウィンドウ手法に近いですが、数年後（E-1：1973-1979ビット、BerkeleyRISC：1980-1984）
• コマンドの異常な実行
• 投機的遷移予測
• Elbrus-1のアドレスレスアーキテクチャとスーパースカラリティの組み合わせが優先されるようです

マルチプロセッサ作業

プロセッサ間通信の問題は、各プロセッサが独自のRAM（キャッシュ）を持っているため、RAMとRAMのデータが一致することに関連しています。 RAMを使用すると、比較的低速のメモリへのアクセス頻度を大幅に削減できますが、メモリ内のデータがRAM内のデータよりも新しい可能性があります。



MVK「Elbrus」では、タスクは、共通の数学的メモリを共有する複数のプロセス（スレッド）を生成できます。 複数のプロセスに共通のデータを使用（読み取りまたは変更）するプログラムセクションは、クリティカルセクションと呼ばれます。



同期とキャッシュ一貫性のサポートという2つの問題があります。

セマフォ ：

• セマフォは、独自のタグを持つコマンドシステムのデータ型です[2 p。121]。 特権のないユーザーは、セマフォの内容を変更することはできません。 セマフォを名前でパラメータとして同期プロシージャに送信することしかできません（セマフォはコピーできず、各セマフォは1つのインスタンスにのみ存在しますが、各セマフォに複数の参照を設定できます）
• セマフォは、「開いた」または「閉じた」状態になります。
• 関数「WAIT」（引数付き-セマフォへの参照）は、現在のスレッドが閉じられている場合はセマフォキューに入れられ、開いている場合は何も行いません。 ロック解除後、スレッドはこの関数を呼び出した後、次の命令で実行を継続します。
• 関数「OPEN」（...）はセマフォをオープン状態にし、そのオープンを待機しているすべてのプロセス（スレッド）が実行可能キューに転送されます。
• 関数「SKIP」（...）は、このセマフォでブロックされたすべてのプロセス（スレッド）を実行準備完了のカテゴリに転送します。セマフォは閉じたままです。
• 関数「CLOSE」（...）は、セマフォが開いている場合、閉じた状態にします。 セマフォが閉じられた場合、現在のスレッドはブロックされ、セマフォキューに入れられます。 「WAIT」機能との違いは、このスレッドがロック解除されると、セマフォを閉じる試みが再度行われることです。
• 「OPEN」関数には特権があります[2,124]。最初のオペランドはスピンロックでなければならず、2番目は通常のセマフォでなければならず、最初のセマフォをアトミックに開き、2番目を閉じます。 プロデューサー-コンシューマー。 たとえば、プロセスはデータの断片を交換します。消費者が新しいデータの断片の準備ができたというシグナルとプロデューサーを受信する必要がある場合、コンシューマーは前のデータを処理したということです。 2つのセマフォでこの問題を解決するには、1つのセマフォを使用してプロデューサに通知し、もう1つのセマフォをコンシューマに通知します。
• 特権ユーザーの場合、 スピンロックによる操作が可能です-「JUZH」（はい、単語[2 p。124]からのバズ）と「OPEN」、「CLOSE」および「OPEN」に似ています。 これらの操作は非常に高速ですが、割り込みは許可されていませんが、短期間の操作にのみ適しています（仮想メモリとデバイスを操作します）。 セマフォとスピンロックの両方としてセマフォを同時に使用することはできません。
• ユーザーは、この手法を正しく使用する責任があります。 たとえば、プロセスが閉じなかったセマフォを開いた場合、セマフォを閉じたプロセスは、このセマフォで保護されたデータの操作に関する独占権を失います。 さらに、この手法は行き止まりがないことを保証するものではありません。
• セマフォが閉じられると、このイベントの時間は記憶されますが、それはまだ役に立ちます。

メモリの一貫性

一般データの処理は、クリティカルセクション、つまり「CLOSE」操作と「OPEN」操作の間、または「ZHUZH」操作と「OTKSEM」操作の間でのみ実行できると考えられています。



これらの操作の間にプロセッサRAMに記録されたすべてのデータは「一般」としてマークされ、さ​​らに、RAMに入力された時間が保存されます。 RAMとは、1024ワードのボリュームを持つグローバルデータのメモリを意味します[2 p。186]。



各プロシージャには独自のローカルアドレス空間があり、グローバルデータはプロシージャのスコープが許す限り他のプロシージャに属します。 つまり コンパイラとプロセッサの場合、ローカルデータとグローバルデータの呼び出しは同等ではありません。



セマフォを開くと、オープン時間が記録されます。 セマフォが閉じられるたびに、セマフォに記録された時間と、RAMに一般データを書き込むのにかかった時間が分析されます。 このセマフォを開く前にRAMに入力された一般データは、別のCPUによって変更された可能性があるため、信頼性が低くなりました。 セマフォを開いた後にRAMに取り込まれたデータは、このセマフォに関連していないため、信頼できます。



例を見てみましょう。 スレッドセーフカウンターについて話しているとします。

1. ストリーム1は、T-1の時点でCPU-1のセマフォ1をキャプチャします（エルブラスで閉じます）。
2. スレッド1は、グローバルキャッシュにないカウンタ1を読み取ります
3. スレッド2はセマフォ1をキャプチャしようとしてブロックします
4. counter-1は、T-2時間でグローバルCPU-1キャッシュに表示されるようになりました
5. スレッド-1は、カウンタT-1をインクリメントし、時間T-3でCPU-1のグローバルキャッシュに書き込みます
6. スレッド1は、T-4の時間でセマフォ1を解放します（Elbrusで開きます）。 この時点で、セマフォ1のキャプチャ時間内にカウンタ1の変化が検出され、この値がメモリに書き込まれます。
7. スレッド2は、キャプチャされた（閉じられた）セマフォ1を持つCPU-2のT-5の時点で起動しました
8. スレッド2は、カウンタ0の値を読み取ろうとします。カウンタ1は、T-0タイムスタンプでグローバルCPU-2キャッシュに既に存在します。 なぜなら T-0はT-5未満で、値は無効と見なされ、メモリから読み取られます。
9. スレッド2は、T-6の時間でセマフォ1を解放します（Elbrusで開きます）。 何も変わっていないので、何も起こりません

したがって、セマフォのオープン時間と一般データをRAMに入力する時間の比較に基づいて、CPUはデータの信頼性の問題を独自に解決します。 同時に、グローバルキャッシュ全体をフラッシュする必要はありません。フラッシュすると、パフォーマンスが低下します。



これをすべて提供するために、プロセッサ間通信用に次の手順が導入されました。

• 引数を持つ「割り込み」-関心のあるプロセッサのマスク。 その結果、これらのプロセッサはすべて割り込みを受け取ります。
• 「WAIT」-コマンドの実行は、コマンドで指定されたすべてのプロセッサーからの「RESPONSE」コマンドの実行を待機することで構成されます（コマンドパラメーター）
• 「応答」-中断の受信と実行の確認

どうやら、これはセマフォの状態の変化に関する情報の配布方法です。



また、この方法では、セマフォを閉じずにハードウェアによってRAMに入力されるデータを配布する必要があると想定されています。 これには、プログラムセグメントの記述子と、数学および物理アドレスの対応表が含まれます。



同様に、セマフォが他のプロセッサのRAMに対して閉じられたときに、RAMに変更を配信する問題を解決できます（解決します）。

関数呼び出し

関数呼び出しパラメーターとローカル変数はスタック上にあります。 呼び出しコンテキストもスタック上にあります。 本質的に、コンテキストは2つのポインターで構成されます-古いコンテキスト（つまり、コンテキストはリストによって機能を終了するためにリンクされます）と呼び出しが行われた命令へのリンクです。 さらに追加情報があり、これらはすべて2語でパッケージ化されています。



しかし、Elbrusの関数呼び出しは独特です。 多相です。

1. まず、将来の呼び出しのコンテキストを作成して、スタックの一番上に配置する必要があります（スタックマーキング）
2. 呼び出しパラメーターを計算します。呼び出しパラメーターは、スタックの最上部に目的の順序で表示されます。 したがって、パラメータはコンテキストの後に配置され、一般的なハードウェア保護メカニズムを使用してローカルデータエリア記述子からアクセスできます。
3. ローカルデータ用にメモリが割り当てられます（サイズはコンパイラによって決定されます）。 これで、関数の実行を開始できます。

終了する場合、必要に応じて、関数は以前のコンテキストの代わりに戻り値を残します。



なぜそのような困難なのですか？1つの命令でより伝統的に関数を呼び出してみませんか？



この場合、関数のパラメーターはコンテキストの前にあり、このコンテキストで始まるローカルデータ領域へのハンドルはそれらをカバーできません。記述子の初期領域をパラメータ領域の先頭に戻すと、コールスタックのリストが破損するか、またはスタックに擬似パラメータ（パラメータ領域の長さ）を書き込む必要があります。実際には同じスタックラベル付けとは何ですか。



前述のローカルデータにアクセスするための記述子については、1つではなく、既に32個ありますが、どちらを使用するかは、関数の辞書編集レベルによって決まります。

プロシージャの辞書式レベル。

このメカニズムは、x86特権レベルに多少似ています。スタック上のローカルプロシージャデータ（+パラメーター）を記述する32個のベース記述子レジスタがあります。



それぞれ（通常のエリア記述子として）に含まれるもの：

1. 32〜38桁-記述された領域の先頭の数学的なアドレス（「MANACH」）
2. 13〜18桁-最大インデックスまたはサイズ（「INDMAX」）
3. 3桁-記述子ステップ2 ** nビット（n = 0,1,2、...、7）（「STEP」）
4. 4桁-アクセスモードに関する情報（「保護」）

異なるベースレジスタは、異なるスタックコンテキストを記述します。したがって、レジスタ0には、プロシージャの記述子とオペレーティングシステムのデータのスタックを記述する記述子が含まれ、レジスタ1と2は、プロシージャの記述子のスタックと実行するタスクの外部名を記述し、レジスタ3には最上位ブロックのスタックを記述する記述子などが含まれます。



したがって、ある命令命令に量のエンコードされた「名前」（物理的にスタックにある）が含まれている場合、このコンテキストでのみ定義されます。スタック要素へのアクセスは、関数の辞書式レベル、およびこの関数のデータ（アドレスペア）に割り当てられたスタック領域内のワードのシリアル番号を介して行われます。

FORTRAN、COBOL、LISP、APL-ブロック構造を持たない言語

このような言語の手順では、ローカル変数と呼び出しパラメーターのみが使用可能です。呼び出された各プロシージャのメモリ割り当ては動的に実行されます。プロシージャに入ると、仮パラメータとローカル変数に必要な空きメモリ領域がスタックに割り当てられ、スタックポインタ（CSS）が新しい境界に移動します。



プロシージャに割り当てられたメモリ領域は、ベースレジスタの1つ（let N）に配置された記述子によって記述されます。この領域では、アドレスペア（N、I）を使用して値にアクセスします。



新しい境界より下のスタック上の空きメモリの領域は、中間結果を格納するために使用されます。



プロシージャを終了すると、割り当てられたメモリ領域は、以前のCSSを復元して空きメモリ領域に戻ります。したがって、各プロシージャには、実行のダイナミクスに必要なだけのメモリが、必要な場合にのみ割り当てられます。



考慮された手順Pから別の手順Qが呼び出されると、手順Pとまったく同じ方法で手順Qに空きメモリ領域が割り当てられます。さらに、手順Pで説明されている変数とその中間結果はスタックに残り、プロシージャQからの戻りが発生したときに再利用されます。



Qプロシージャを終了するときは、ベースレジスタの内容を番号Nで復元し、Qプロシージャコールのオペレータに続くオペレータに制御を移す必要があります。 ：

• MKS-スタックマーカーは記述子に似ており、プロシージャデータ領域のサイズを含み、自身のアドレスはこの領域の先頭のアドレスです。上から下：
  
  
  
  
  • 32ビット-前のISSの数学アドレス（「ADDRESS」）
  • 1番目のカテゴリー-アドレス情報の記録をブロックする兆候（「BL」）
  • 1番目のカテゴリ-特権プロシージャのサイン（「モード」）
  • 19ビット-プロシージャに割り当てられたスタック内のメモリ領域のサイズ（「SIZE」）
  • 2桁-戻りタイプ：値なし。1ワード。2ワード（「ZN」）
  • 5桁-予約
  • 4桁-プロシージャの辞書式レベルの番号（「LL」）
  
  
  
  
  
• SPM-戻り制御ワード-この手順から戻った後に制御が転送されるラベルと追加情報。
  
  
  
  
  • 18ビット-「ΔADDRESSES」このSPMのアドレスと起動されたプロシージャのISSのアドレスの差
  • 3桁-「トリガー」、起動されたプロシージャのステータスに関する情報
  • ...エントリー完了の兆候、中断...
  • 16ビット-「Nk」、相対ソフトウェアベースの戻りのバイト数
  • 11桁-「BASE」、プログラムセグメントのベースに関する情報、実際には関数のアドレス、ペア（Nk＆BASE）にはリターンアドレスが含まれます
  • 4桁-プロシージャの辞書式レベルの番号
  • ...

プロシージャーQを呼び出すとき、次の一連の操作が受け入れられます。

1. 手続きQのラベルはスタックにロードされます。つまり、手続きQへの入力が数学メモリのどこにあるかに関する情報です。
2. 「MS」コマンドが実行されます-スタックをマークします。 この場合：
   
   
   
   
   1. 空きセルがスタックの一番上に割り当てられ、呼び出されたプロシージャQのSPMブランクがその中に配置されます。
   2. SPMブランクの「ΔADDRESSES」フィールドには、このSPMのアドレスとUMC（スタックマーカーポインターと呼ばれる補助レジスター）の内容との差が記録され、いわゆるダイナミックチェーンが形成されます。ラベルアドレスはUMCに書き込まれます。このレジスタは、パラメータを渡すときの特別な期間にのみ必要です。
   3. その後に、実際のパラメーターに関する情報を順次スタックにロードするコマンドが続きます。
3. 「INPUT」コマンドが実行されます。

この場合、「RETURN」コマンドで手順を終了します。

1. () , , 0
2. (“”) ,
3. , “Δ ” ( ) “” , , () .
4. , . “” , Nk — , .

60, /1, , 68 —

開発者は、ブロックがパラメータのないプロシージャの特殊なケースであるという観点を採用しました。この場合、記述と呼び出しはプログラム内の同じ場所にあります。



したがって、ブロックへの各エントリには、スタックの最上部に2つの単語（ISS＆SPMとプロシージャコールの模倣）が導入されています。パラメータがないため、すべてがすぐに実行されます。ブロックの場合、スタック上のローカル変数に領域が割り当てられ、この領域とコンテキスト付きの前の2ワードにハンドルが作成されます。



ただし、ブロックは、同じ関数の上位ブロックの変数を使用できるという点で、本格的な関数とは異なります。これを提供するには？



この問題は、記述子のスタックを整理することで解決しました。思い出すと、32個の記述子があり、そのうちの最初の3個は予約されています。残りはスタックとして使用されます。つまりブロックに入ると、現在の辞書式レベルを上げます（これにはレベルレジスタがあります）。ブロックを出ると、レベルを下げます。合計、ネストブロックの最大可能レベル-単なる人間の30からオペレーティングシステムの32まで。



ここで問題が発生します-ブロックツリーで関数QのネストレベルNを持つブロックから関数Pを呼び出しましょう。何も実行されない場合、（ベースレジスタ内の）ブロック記述子が上書きされ、Pからの戻りが動作不能状態で発生します。



ベースレジスタの内容を保存できる自然な場所は、スタック上のブロックのコンテキストです。実際、何も保存する必要さえありません。戻ったときにベースレジスタの内容を再作成できます：

1. 前の関数のISSアドレスです。これを行うには、辞書リスト（レジスタ）レベルの以前の値に対応する回数だけISSリストをさかのぼるだけで十分です。
2. 以前の辞書式レベルの値は、最も近いISSの「LL」フィールドで取得できます。
3. 表示されるすべてのSPMの「BASE」フィールドは同じで、目的の機能のアドレスを示す必要があります。これは、ISSリストの通過を停止するための別の基準です
4. 現在のISSに基づいてリストを調べるプロセスで、フィールド番号LLで記述子を書き換えます

ブロック言語のサポートはかなり面倒に見えます。さらに、基本レジスタのメカニズムには二重の性質があります。一方で、オペレーティングシステム、ライブラリ、および最終プログラムを区別するためのメカニズムです。一方、ブロック記述子のスタック。なぜこれが起こったのですか？



ハードウェアメモリ保護のため。各ブロックには独自の記述子があり、ブロックのスタックは記述子のスタックに対応します。



なぜ関数全体に対して単一の記述子でできないのですか？どうやら、関数の入り口で最悪の場合にローカルメモリを割り当てる必要があるためです。



例：

 procedure p; begin integer i; ... begin integer array s [1:1000]; ... end ... end
      
      

        
        
        
      

    
        
        
        
      
      

        
        
        
      

    
     

内部ブロックがめったにアクセスされない場合でも、Pが呼び出されるたびにローカル変数に実際に必要な1つのメモリではなく、1001個の整数にメモリを割り当てる必要があります。メモリが非常に高価なリソースである状況では、これは重要な議論です。



しかし、ISS関数からスタックの最後まで関数の記述子を作成してみませんか？実際には、ハードウェアのメモリ保護が拒否されるためです（50％:)。さらに、スタックセグメントがオーバーフロー中に拡張する可能性がある（または拡張できるように計画されていた）場合は、単に終了しません。



公平を期して、最新の「Elbrus」は、セキュリティ情報のために、返品情報を保存するための2番目のハードウェアスタックを実装しました[9]。このメカニズムにより、上記の保護がよりエレガントに実現されます。確かに、現代の「エルブラス」は、この記事の主題とほとんど共通点がありません。

合計

それで終わりました。同時に、エルブルスの主要な建築的特徴が考慮されました。著者は、周辺機器、ファイルシステムデバイスの操作など、いくつかの側面に意図的に触れませんでした。過去の期間にわたって、すべてが非常に変化しており（著者の観点から）、ほぼ考古学的な観点から興味深い-「どうして、彼らはどうやって出たのか？」



そして、ここでは、複合体に組み込まれた建築的アイデアのいくつかは、今日までその関連性を失っていません。たとえば、タグシステムは現代の「エルブラス」に住んでいます。スーパースカラスタックプロセッサのアイデアが残念概念的には（少なくとも著者の意見では）、スーパースカラーアーキテクチャまたは明らかな並列性を備えたアーキテクチャを登録するという考えよりも調和がとれ、シンプルですが、根付きませんでした。



いずれにせよ、登場当時の「エルブラス」は間違いなく進歩の最前線にあり、そのクリエーターは、もちろん世界の経験に頼り、独自のアイデアを提案し、実装して未来への道を切り開いてきました。



作成者は、パイプライン化されたベクトルコプロセッサ（存在し、80 Mflops [2、p。166]の実際のパフォーマンスを示した）の使用を含む、複雑な[2、p。201]のさらなる開発を見ました。

ソース

[1] Masich G.F. 講義

[2] V. S. Burtsev（プロジェクトマネージャー、ハードウェア担当チーフ）による記事のコレクション

[3] Elbrusに関するWIKI記事

[4] www.osp.ru/os/2009/02/7314081

[5] www.ixbt.com/ cpu / e2k-spec.html

[6] はPogoriliy

[7] www.pvsm.ru/programmirovanie/106969

[8] www.caesarion.ru/warrax/w/warrax.net/88/elbrus.html

[ 9] www.mcst.ru/files/511cea/886487/1a8f40/000000/book_elbrus.pdf

UPD：エラー、説明、コメントを修正してくれたwasya habrovchaninに感謝します。