FPGAでの単純な直接マップキャッシュシミュレーション
この記事は、イノポリス大学の学部1年生のコースワークの一部です。 すべての作業はチームで行われます。 この記事の目的は、トピックの理解を示すこと、またはシミュレーションを使用してそれを理解するのを助けることです。
作業の原理ですが、ユーザー側からは次のようになります。
- メモリにデータを書き込むには、書き込むデータとアドレスを使用してRAMにアクセスする必要があります。
- データにアクセスするには、キャッシュする必要があります。 キャッシュが必要なデータを見つけられない場合、そこからデータをコピーしてRAMにアクセスします。
Verilogを使用する場合、プログラムの個々のブロックはモジュールとして表されることを理解する必要があります。 ご存じのように、キャッシュは高速メモリの独立した部分ではなく、適切な動作のために、別のメモリブロック（RAM）からデータを取得する必要があります。 したがって、FPGAでキャッシュの動作をシミュレートするには、キャッシュも含むRAMモジュール全体をシミュレートする必要がありますが、主なポイントはキャッシュシミュレーションです。
実装はそのようなモジュールで構成されています：
- ram.v-RAMメモリモジュール
- cache.v-キャッシュメモリモジュール
- cache_and_ram.v-データとメモリで動作するモジュール。
- testbench.vおよびtestbench2.v-メインモジュールが完全に機能することを示すモジュール。
RAMモジュール：
コード
module ram(); parameter size = 4096; //size of a ram in bits reg [31:0] ram [0:size-1]; //data matrix for ram endmodule
説明
モジュールは、RAMとして使用されるメモリを表します。 4096個の32ビットアドレス可能セルがあり、データを保存します。
キャッシュモジュール：
コード
module cache(); parameter size = 64; // cache size parameter index_size = 6; // index size reg [31:0] cache [0:size - 1]; //registers for the data in cache reg [11 - index_size:0] tag_array [0:size - 1]; // for all tags in cache reg valid_array [0:size - 1]; //0 - there is no data 1 - there is data initial begin: initialization integer i; for (i = 0; i < size; i = i + 1) begin valid_array[i] = 6'b000000; tag_array[i] = 6'b000000; end end endmodule
説明
そのため、キャッシュにはデータの単なるコピー以上のものが含まれています
記憶 キャッシュ内のデータを見つけるのに役立つビットもあります。
その妥当性を検証します。
キャッシュおよびRAMモジュール：
コード
module cache_and_ram( input [31:0] address, input [31:0] data, input clk, input mode, //mode equal to 1 when we write and equal to 0 when we read output [31:0] out ); //previous values reg [31:0] prev_address, prev_data; reg prev_mode; reg [31:0] temp_out; reg [cache.index_size - 1:0] index; // for keeping index of current address reg [11 - cache.index_size:0] tag; // for keeping tag of ceurrent address ram ram(); cache cache(); initial begin index = 0; tag = 0; prev_address = 0; prev_data = 0; prev_mode = 0; end always @(posedge clk) begin //check if the new input is updated if (prev_address != address || prev_data != data || prev_mode != mode) begin prev_address = address % ram.size; prev_data = data; prev_mode = mode; tag = prev_address >> cache.index_size; // tag = first bits of address except index ones (In our particular case - 6) index = address % cache.size; // index value = last n (n = size of cache) bits of address if (mode == 1) begin ram.ram[prev_address] = data; //write new data to the relevant cache block if there is such one if (cache.valid_array[index] == 1 && cache.tag_array[index] == tag) cache.cache[index] = data; end else begin //write new data to the relevant cache's block, because the one we addressing to will be possibly addressed one more time soon if (cache.valid_array[index] != 1 || cache.tag_array[index] != tag) begin cache.valid_array[index] = 1; cache.tag_array[index] = tag; cache.cache[index] = ram.ram[prev_address]; end temp_out = cache.cache[index]; end end end assign out = temp_out; endmodule
説明
メモリモジュール内のデータを操作するための操作を表します。 各クロックの立ち上がりエッジで入力を取得します。 新しい入力があるかどうかを確認します-モードに応じて（書き込みの場合は1、読み取りの場合は0）、関連する操作を実行します。 モードが1（書き込み）の場合：
•アドレスにデータを書き込んでから、入力アドレスがキャッシュに存在するかどうかを確認します。存在する場合は、データを置き換えます。そうでない場合は停止します。
モードが0（読み取り）の場合：
•入力アドレスがキャッシュに存在するかどうかを確認します。存在する場合-データを返し、そうでない場合はRAMからデータを取得します。 キャッシュ内のアドレスを新しいデータで更新します。
テストベンチ：
Code1
module testbench; reg [31:0] address, data; reg mode, clk; wire [31:0] out; cache_and_ram tb( .address(address), .data(data), .mode(mode), .clk(clk), .out(out) ); initial begin clk = 1'b1; address = 32'b00000000000000000000000000000000; // 0 data = 32'b00000000000000000011100011000000; // 14528 mode = 1'b1; #200 address = 32'b10100111111001011111101111011100; // 2816867292 % size = 3036 data = 32'b00000000000010000000100001010101; // 526421 mode = 1'b1; #200 address = 32'b00000000000011110100011111010001; // 1001425 % size = 2001 data = 32'b00000001100000110001101100010110; // 25369366 mode = 1'b1; #200 address = 32'b10100111111001011111101111011100; // 2816867292 % size = 3036 data = 32'b00000000000000000011100011000000; // 14528 mode = 1'b1; #200 address = 32'b00000000000011110100011111010001; // 1001425 % size = 2001 data = 32'b00000000000000000011100011000000; // 14528 mode = 1'b1; #200 address = 32'b00000000000011110100011111010001; // 1001425 % size = 2001 data = 32'b00000000000000000000000000000000; // 0 mode = 1'b0; #200 address = 32'b10100111111001011111101111011100; // 2816867292 % size = 3036 data = 32'b00000000000000000000000000000000; // 0 mode = 1'b0; #200 address = 32'b00000000000000000000000000000000; // 0 data = 32'b00000000000000000011100011000000; // 14528 mode = 1'b0; end initial $monitor("address = %d data = %d mode = %d out = %d", address % 4096, data, mode, out); always #25 clk = ~clk; endmodule
Code2
module testbench2; reg [31:0] address, data; reg mode, clk; wire [31:0] out; cache_and_ram tb( .address(address), .data(data), .mode(mode), .clk(clk), .out(out) ); initial begin clk = 1'b1; address = 32'b00000000000000000000000000000000; // 0 data = 32'b00000000000000000011100011000000; // 14528 mode = 1'b1; #200 address = 32'b10100111111001011111101111011100; // 2816867292 % size = 3036 data = 32'b00000000000010000000100001010101; // 526421 mode = 1'b1; #200 address = 32'b00000000000000000000000000000000; // 0 data = 32'b00000000000000000011100011000000; // 14528 mode = 1'b0; #200 address = 32'b10100111111001011111101111011100; // 2816867292 % size = 3036 data = 32'b00000000000010000000100001010101; // 526421 mode = 1'b0; #200 address = 32'b00000000000011110100011111010001; // 1001425 % size = 2001 data = 32'b00000001100000110001101100010110; // 25369366 mode = 1'b1; #200 address = 32'b00000000000011110100011111010001; // 1001425 % size = 2001 data = 32'b00000001100000110001101100010110; // 25369366 mode = 1'b0; #200 address = 32'b10100111111001011111101111011100; // 2816867292 % size = 3036 data = 32'b00000000000000000011100011000000; // 14528 mode = 1'b1; #200 address = 32'b00000000000011110100011111010001; // 1001425 % size = 2001 data = 32'b00000000000000000011100011000000; // 14528 mode = 1'b1; #200 address = 32'b00000000000011110100011111010001; // 1001425 % size = 2001 data = 32'b00000000000000000000000000000000; // 0 mode = 1'b0; #200 address = 32'b10100111111001011111101111011100; // 2816867292 % size = 3036 data = 32'b00000000000000000000000000000000; // 0 mode = 1'b0; end initial $monitor("address = %d data = %d mode = %d out = %d", address % 4096, data, mode, out); always #25 clk = ~clk; endmodule
説明
テストベンチを実行するには、すべてのファイルをModelSimプロジェクトに読み込み、テストベンチファイルの1つのシミュレーションを実行します。