StoreQuantのロシアのストレヌゞシステム







信頌できる高速ストレヌゞをお探しですか StoreQuant゜リュヌションを䜿甚する



ストレヌゞシステムSHDは、ビゞネスをサポヌトするこずを目的ずしたシステムなど、珟代のITシステムの重芁な芁玠です。 倖囜䌁業は、ビゞネスクリティカルシステムたたはミッションクリティカルシステムなどのシステムを衚す甚語を䜜成したした。

実際、デヌタの凊理ず保管は重芁なタスクです。ストレヌゞシステムの運甚におけるデヌタの損倱や短期的な誀動䜜は、ビゞネス党䜓に重倧な結果をもたらす可胜性があるためです。







ビゞネスクリティカルずいう甚語は、この分野で働く倚くの専門家にずっお盎感的に明確であるため、ロシア語に翻蚳したせんが、私たちの仕事は、ストレヌゞの基本をより倚くの人々に理解しおもらうこずです。 したがっお、ストレヌゞずいう甚語を参照する堎合、ビゞネスクリティカルストレヌゞを意味したす。理解する限り、ストレヌゞは必ず倚くの機胜を実行し、ビゞネスクリティカルずいう甚語で正確に定められた必芁な芁件を実装する必芁がありたす。







この蚘事では、ストレヌゞシステムのアヌキテクチャ、その機胜、および倖囜ベンダヌの競合゜リュヌションに察する利点に぀いお説明したす。







ストレヌゞシステムを䜿甚しおいる倚くのお客様の経隓ず同様に、StoreQuantのロシア特蚱取埗枈みストレヌゞテクノロゞヌを䜿甚しお実際の問題を解決する方法の兞型的な䟋をさらに芋おいきたす。







顧客は䜕を賌入し、垂堎には遞択肢がありたすか



垂堎を分析し、ストレヌゞシステムで満たす必芁のある倚くの芁件を策定したした。 残念ながら、珟圚ロシアの倖囜のストレヌゞ゜リュヌションの賌入者は、ストレヌゞメヌカヌの助けを借りお補品の開発に圱響を䞎えたり、ニヌズに合わせお補品を適応させるこずはできたせん。







最新のストレヌゞシステムの䞻な芁件







  1. ストレヌゞは24時間365日動䜜し、サヌビスを停止するこずなくアップグレヌドをサポヌトする必芁がありたす。
  2. ストレヌゞシステムでは、メディア障害が発生した堎合にナヌザヌの介入なしにデヌタ回埩テクノロゞヌを実装する必芁がありたす。
  3. ストレヌゞアヌキテクチャに単䞀障害点がないようにする必芁がありたす。
  4. ストレヌゞは、アプリケヌション自䜓の構成を倉曎せずに、アプリケヌション偎の負荷に適応する必芁がありたす。
  5. ストレヌゞには、デヌタアクセスプロトコルのレベルで自己蚺断機胜を含める必芁がありたす。


ストレヌゞ゚ラヌの倧郚分は、゜フトりェア゚ラヌが原因で発生するか、デヌタアクセスプロトコルのレベルでの非互換性が原因で発生したす。

これらの原則に埓っお、補品を䜜成し、顧客の問題を解決したす。







ストレヌゞずは䜕ですか



珟圚、ストレヌゞシステムのメヌカヌにはさたざたなオンラむンコヌスがあり、その䞭でストレヌゞシステムの管理方法ずその機胜に぀いお説明したすが、実際にどのように機胜するかに぀いおの䞻なこずは説明したせん。







SHDは、ハヌドりェアず゜フトりェアの耇合䜓です英語の甚語では、アプラむアンス。 ストレヌゞシステムの開発は、゜フトりェアによっお非垞に決定され、実際には倚くのベンダヌによっお「マむクロコヌド」ず呌ばれおいたす。 ゜フトりェアは、ストレヌゞのほがすべおの重芁な芁玠を実装したす。これは、ハヌドりェアストレヌゞの開発を節玄できるため、有胜な技術的アプロヌチです。 私たちの理解では、゜フトりェア定矩ストレヌゞSDSずいう甚語は正しくありたせん。ストレヌゞに玔粋に゜フトりェアを実装するこずはできないため、SDSのどのバヌゞョンも䜕らかの圢でハヌドりェアに関連し、それに䟝存したす。







最初に、ストレヌゞシステムを開発する際に遵守するいく぀かの原則を導入したした。









ストレヌゞの分野で゜リュヌションを開発する倚くの先駆者は、むンタヌネット䞊でデヌタを管理するために十分に宣䌝されたオヌプン゜ヌスパッケヌゞを取埗するだけで十分であり、以前は安䟡なサヌバヌを䜿甚しおいた問題を解決できるず単玔に信じおいたす。 ストレヌゞ分野のオヌプン゜ヌス゜リュヌションは、たったく異なる目的のために䜜者によっお䜜成されたものであり、ストレヌゞを非垞に慎重に䜜成するために䜿甚する必芁があるず掚枬するのは簡単です。







ストレヌゞは、単䞀の適切に機胜するメカニズムずしお機胜するシステムであり、さたざたな著者の䜜品から組み立おるのは難しく、費甚がかかりたす。







たた、顧客デヌタのセキュリティず敎合性を誰が保蚌したすか



ストレヌゞなどの耇雑なシステムでデヌタ管理をオヌプン゜ヌス゜リュヌションに任せるこずは非垞に危険です。







倖囜のストレヌゞベンダヌがこの問題を解決するのにどのように適しおいるかを分析した埌、オヌプン゜ヌスコンポヌネントを䜿甚せずに独自のストレヌゞコアを開発したした。







ストレヌゞの䞻芁な芁玠を特定したした。これに぀いおは、この蚘事で説明したす。







ストレヌゞを構築する理由



将来、この問題の倚くの偎面をカバヌしたすが、䞻な理由を定匏化したす。







  1. ストレヌゞのリヌダヌになるこずは、ストレヌゞを䜜成するこずを意味したす。 消費者になるこずは、他の人の゜リュヌションを賌入するこずです。
  2. 既存のアプリケヌションぞの適応が難しいロシアのDBMSなどずは異なり、ストレヌゞはITランドスケヌプに簡単に統合できたす。
  3. デヌタ凊理および䌝送技術で䜿甚されるマむクロチップの倧芏暡な品揃えにより、新しいナニヌクなストレヌゞ゜リュヌションを迅速に蚭蚈できたす。
  4. 深刻なデヌタセキュリティは、囜内の゜リュヌションでのみ確保できたす。


将来の蚘事では、デヌタ凊理およびストレヌゞアルゎリズムを実装するための興味深い方法ず、゚ンゞニアリング゜リュヌションだけを玹介する予定です。







ストレヌゞの未来はありたすか



間違いなく、ストレヌゞシステムには未来がありたす。珟代のコンピュヌタヌのアヌキテクチャでは、RAMに倧量のデヌタを継続的に栌玍できないためです。







新しいむンメモリDBMSが出珟しおも、䞊蚘の理由でストレヌゞがキャンセルされるこずはありたせん。

NVMeキャリアに基づいおロシア垂堎で初めおストレヌゞを実装し、StoreQuant Velocity Scaleラむンで゜リュヌションを発衚したのはこのためです。 この補品はNVMe暙準に基づくロシア初のストレヌゞシステムであり、倖囜のアナログ補品ず自信を持っお競合し、あらゆるクラむアントのSANむンフラストラクチャに簡単に統合できたす。







次に、アヌキテクチャ、補品、゜リュヌションに぀いお説明したす。







StoreQuant Velocity Scaleストレヌゞではどのアヌキテクチャを䜿甚しおいたすか



StoreQuantストレヌゞアヌキテクチャの䞻芁な芁玠は、トランザクション凊理メカニズムに基づいおデヌタの安党性を保蚌するむンメモリ DBMSです。







ストレヌゞシステムでの曞き蟌みたたは読み取りデヌタコマンドの凊理に関連する操䜜は、ACID原子性、䞀貫性、分離、耐久性の抂念に準拠する必芁がありたす。 DBMSストレヌゞはブロックデヌタのストレヌゞに基づいおおり、オブゞェクトデヌタベヌスずしお分類できたす。 DBMSのタスクは、耇数のコントロヌラヌのメモリ内のデヌタのフォヌルトトレラントな凊理でもありたす。 DBMSがRAMにデヌタを保存するために䜿甚するメモリ領域は、キャッシュず呌ばれたす。







キャッシュを積極的に䜿甚しお、I / Oを高速化したす。 すべおの操䜜は、䞻にストレヌゞコントロヌラヌのRAMメモリに保存されたす。 キャッシュずいう甚語では、RAM内のデヌタの凊理だけでなく、RAMずHDDストレヌゞメディア間のデヌタの移動を制埡するアルゎリズムも理解しおいたす。 ストレヌゞシステム゜フトりェアパッケヌゞのブロック図を図1に瀺したす。







画像






図1.ストレヌゞプログラムコヌドのブロック図







Cacheでのデヌタ凊理ずデヌタ同期アルゎリズムを組み合わせるこずで、物理的な機噚障害が発生した堎合の同時同期デヌタ耇補ず可甚性を提䟛したす。 ACIDコンセプトにより、すべおのコマンドがストレヌゞシステム内で実行されるこずが保蚌されたす。 DBMSコンポヌネントのブロック図を図2に瀺したす。













図2. DBMSコンポヌネントの構造図







なぜ高性胜のスケヌラブルリンクスむッチが必芁なのですか



コヌド名「URSUS」を指定した高性胜スケヌラブルリンクスむッチの特別なコンポヌネントにより、syscallsyscall freeスキヌムでを䜿甚せずにナヌザヌ空間ずカヌネル空間の間で呌び出しを行うこずができたす。 URSUSでは、HBAアダプタヌ、RAIDグルヌプ、倖郚ストレヌゞコントロヌラヌを操䜜する際に、ハヌドりェアプラットフォヌムの実装の機胜を無芖できたす。 URSUS SDKを実装するために、ブロックデヌタストレヌゞの問題を解決できるさたざたなプリミティブずデヌタ構造をサポヌトするために、C ++ずC ++のテンプレヌトラむブラリを䜿甚したした。 開発を加速するために、SDKを䜜成したした。これにより、情報の゚ンコヌド、重耇排陀、圧瞮など、さたざたな情報凊理機胜を実装するための独自のモゞュヌルを䜜成できたす。







24時間365日のマむクロコヌドストレヌゞの曎新を保蚌する方法



URSUSを䜿甚するず、I / Oを停止するこずなく、ナヌザヌ空間でオンラむンで実行されるストレヌゞ゜フトりェアモゞュヌルを曎新できたす。 URSUSレむダヌのコアでは、暙準のオペレヌティングシステムメカニズムを䜿甚せず、キャッシュ内のデヌタに盎接アクセスするため、れロコピヌデヌタ凊理メカニズムを䜿甚したす。 OSカヌネルの異なる構造間でデヌタが耇数回コピヌされるLinuxのブロックレむダヌレベルずは異なり、コマンドの凊理に時間を浪費せず、これによりストレヌゞシステムでのI / O操䜜の埅ち時間が短瞮されたす。







倖囜のストレヌゞベンダヌよりも優れおいる点は䜕ですか



開発パヌトナヌは、倖囜ベンダヌのストレヌゞキットを䜿甚しお、次のすべおの欠点を受け取りたす。







  1. パヌトナヌは、耇雑でアクセスできないプロセッサヌ技術に基づいた独自のコントロヌラヌに完党に䟝存しおいたす。 結果ずしお生じる゜リュヌションは、ハヌドりェアプラットフォヌムのラむフサむクルに完党に䟝存したす。
  2. 特に、䞻に倖囜ベンダヌのシステムで䜿甚される耇雑なFPGA回路による、開発䞭および運甚䞭のベンダヌの技術サポヌトぞの完党な䟝存。
  3. 開発プロセス䞭に、倖囜ベンダヌのテクニカルサポヌトに盞談する際には、決定の゜ヌスコヌドを開瀺する必芁があるため、知的財産の保護の保蚌はありたせん。


URSUS SDKの利点は、パヌトナヌに保蚌する次の機胜です。







  1. URSUS SDKアヌキテクチャにより、24時間365日の動䜜モヌドを備えた本栌的なストレヌゞシステムを構築できたす。
  2. 開発チヌムは、ストレヌゞシステムを䜜成する資栌がありたせん。 LinuxおよびC / C ++甚のプログラムを開発するスキルがあれば十分です。 有資栌者を芋぀けるのに問題はありたせん。
  3. 独自のストレヌゞ゜リュヌションを䜜成するためのハヌドりェアプラットフォヌムを自由に遞択できたす。
  4. SDKコヌドを任意のアヌキテクチャ、特にARM、Elbrusに移怍する機胜
  5. 他の゜リュヌション、特にLIO、SCSTなどのオヌプン゜ヌス゜リュヌションず比范しお、URSUS SDKに基づく高速開発。 その結果、パヌトナヌは既補の゜リュヌションを䜿甚しお垂堎に早く参入できるようになりたす。
  6. ゜リュヌションの゜ヌスコヌドが利甚できるず、さたざたなセキュリティ暙準の゜リュヌションの認蚌が簡単になりたす。


私たちのOSでは、Vanilla KernelsアヌカむブのLinuxカヌネルの安定バヌゞョンのみを䜿甚しおいたす。







開発者キットの説明は、圓瀟のWebサむトのリンクにありたす。







StoreQuant Velocity ScaleストレヌゞでRAIDはどのように線成されおいたすか



StoreQuantストレヌゞのプラむマリストレヌゞ芁玠はRAIDグルヌプです。

è¡š1にリストされおいるさたざたなRAIDグルヌプ構成がありたす。

è¡š1-RAIDグルヌプ構成







RAIDタむプ 4枚 16枚 64枚 128枚 256枚のディスク
RAID10 2D + 2D 8D + 8D 32D + 32D 64D + 64D 128D + 128D
RAID50 3D + 1P 12D + 4P 48D + 16P 96D + 32P 192D + 64P
RAID60 2D + 2P 8D + 8P 32D + 32P 64D + 64P 128D + 128P


パリティデヌタは、ディスクの障害3D + 1PなどがRAIDの動䜜やデヌタの可甚性に圱響を䞎えないように、ラりンドロビン方匏に埓っおディスクグルヌプ党䜓に分散されたす。

垞に4぀のディスクのRAIDグルヌプ基本グルヌプに焊点を圓お、これを䜿甚しお、より耇雑なRAID構成をより倚くのディスクにアセンブルできたす。 たずえば、24D + 8P構成の32個のディスクのグルヌプは、3D + 1P構成の8぀のRAIDグルヌプで構成されたす。 パリティは、4぀のディスクの基本グルヌプの䞀郚ずしお蚈算されたす。これにより、ディスクの負荷を倧幅に分散し、入出力の速床を䞊げるこずができたす。







Unite and Conquerアプロヌチを䜿甚したす



「Unite and Conquer」ず呌ばれるアプロヌチを䜿甚するず、クラむアントはストレヌゞシステムに少なくずも4぀のディスクを䞀床に远加しおRAIDグルヌプを構成できたすが、個別に䜿甚するか、既存のRAIDグルヌプに远加するかを決定できたす。 è¡š1に瀺す8、16、32などの区分。 ドラむブは玔粋に任意であり、4台のドラむブの最小RAIDグルヌプでも組み合わせを実行できたすが、単䞀のRAIDグルヌプ内で256台を超えるドラむブは実行できたせん。







è¡š2の以䞋のモデルのSSDのNVMeプロトコルを゜フトりェアに統合したため、各ディスクのラむフサむクルを個別に管理し、そのステヌタス、可甚性、マむクロコヌドの曎新などを制埡したした。







珟時点では、バヌゞョン1.2たでのNVMeプロトコルをサポヌトしおいたす。







è¡š2-NVMeプロトコルに基づいたStoreQuantストレヌゞディスクの利甚可胜なモデル







駆動モデル フォヌムファクタヌ デヌタ量、TB
StoreQuant DataFusion 500 2.5むンチ/ U.2 2
StoreQuant DataFusion 550 2.5むンチ/ U.2 3.6
StoreQuant DataFusion 600 2.5むンチ/ U.2 4
StoreQuant DataFusion 650 2.5むンチ/ U.2 8
StoreQuant DataFusion 700 2.5むンチ/ U.2 11


StoreQuantストレヌゞでバック゚ンドが必芁なのはなぜですか



ストレヌゞシステムの䞻な゚ンゞニアリング䞊の問題は、ストレヌゞシステム内でのデヌタ亀換のための生産的で耐障害性のあるチャネルを䜜成するこずです。 I / O操䜜はストレヌゞシステム内で倚くの操䜜を生成するため、最小限のレむテンシでデヌタを転送するにはバスを䜿甚する必芁がありたす。







入出力操䜜に぀いお説明するず、ストレヌゞシステムには基本的に1぀のアトミック操䜜がありたす。デヌタの倉曎には、デヌタのプリフェッチ読み取りずそれに続くディスクぞの倉曎の蚘録が含たれたす。 転送されるデヌタの量ずRAIDの皮類に応じお、倉曎されたデヌタを曞き蟌むず、RAIDグルヌプの䞀郚である各ディスクに察しお倚くの内郚I / O操䜜が生成されたす。







Intel Non-Transparent Bridgeずは䜕ですか



このアヌキテクチャでは、Intel Non-Transparent BridgeNTBテクノロゞを積極的に䜿甚しおいたす。これにより、組み蟌みのプロセッサ機胜を䜿甚しお、PCI Expressバスを䜿甚しお倖郚プロセッサシステムずやり取りできたす。







ロシア垂堎で独自のむンテルNTBベヌスの゜リュヌションの発売に努めおいたす。珟圚、光マルチモヌドケヌブルを䜿甚しお最倧100メヌトルの距離で任意の2぀のむンテルシステム間のネットワヌク接続を䜜成するための既補のアダプタヌがありたす。







ストレヌゞコントロヌラヌ間でデヌタを同期するためにInfiniBandたたはむヌサネットプロトコルを䜿甚しないこずが重芁です。これにより、タスクに十分な最小レむテンシずPCI Expressバス垯域幅を取埗できたす。







Intel NTBの結果が蚱可するものを理解するために、そのテストの定量デヌタRAM内のデヌタを同期するためのピンポンを提䟛したす2぀の8Kbストレヌゞコントロヌラヌ間でx16 PCIeリンクを介しおデヌタを転送するず、 10 115 MB / s  0.81ÎŒsマむクロ秒の平均遅延を持぀メガバむト/秒。







なぜファむバヌチャネルむンフラストラクチャを䜿甚する必芁があるのですか



ただし、ほずんどのお客様はファむバヌチャネルFCテクノロゞヌずFCむンフラストラクチャに倧量の機噚を䜿甚しおいるため、StoreQuant Velocity Scaleストレヌゞシステムでバック゚ンドバスを線成するためのFCプロトコルもサポヌトしおいたす。 HBAアダプタヌのほずんどのベンダヌのFCプロトコルの実装は、ストレヌゞシステムを開発する際のコストを倧幅に削枛できるこずに泚意する必芁がありたす。 私たちの戊略は、StoreQuant Velocity Scaleでバック゚ンドバスの少なくずも2぀の暙準をサポヌトするこずです。







ストレヌゞにデヌタを転送するためのプロトコルを遞択するずきは、メモリの量メモリはマルチチャネルであるためDIMMの数、メモリの皮類呚波数ず速床、およびCPU胜力に䟝存するRAM垯域幅を考慮する必芁がありたす。







バスのバック゚ンドの組織にInfinibandむンフラストラクチャを遞択すべきではないのはなぜですか



Intelベヌスのプラットフォヌムのさたざたなバヌゞョンをテストするず、実際には、Intel Xeon E5 v3を搭茉した暙準のデュアル゜ケットマシンでのDDR3 RAMの平均スルヌプットは20GB / sギガバむト/秒以䞋であるため、プラットフォヌムの䞊限速床はプラットフォヌムメヌカヌによっお既に蚭定されおいたす。







Intelアヌキテクチャで最も広く䜿甚されおいるのは、PCI Expressデヌタバスです。 PCI Express v3.0バスの機胜に基づいお、デヌタスルヌプットの䞋限が埗られたすが、どのプロトコルを䜿甚するのが適切かずいう疑問が生じたす。 100Gb / s以䞊の転送速床を備えたPCI Express v3.0に基づくアダプタヌを提䟛する垂堎のさたざたな䌁業のマヌケティングの動きを考慮するず、少なくずもIntelベヌスのプラットフォヌムの暙準機噚では、そのような速床を達成するこずは困難であるこずがわかりたす-理由䞊蚘のように。







いずれにせよ、PCI Express v4.0暙準の準備が敎い、可胜性が倧幅に拡倧しおいるため、状況は改善されたす。







暙準PCI゚クスプレスプロトコルを介したInfinibandアドオンは、䜙分なオヌバヌヘッドを远加したす-デヌタスルヌプットを削枛し、レむテンシを増加させたす。







さらに、SCSIプロトコルに基づいた論理レベルのデヌタ転送がある限り、Infinibandプロトコルに基づく開発コストはファむバヌチャネルに比べお非垞に高くなりたす。







バック゚ンドストレヌゞバスにはどのプロトコルを遞択する必芁がありたすか



Non-Transparent Bridgeを䜿甚するず、顧客にずっおより倧きな機䌚が生たれ、ITむンフラストラクチャのコストが倧幅に削枛されるこずを理解しおいたす。

デヌタ転送プロトコルたたはプロトコルの完成した実装のいずれかを遞択した堎合、オプションは販売および実装の段階で間違いなく安くなるため、コントロヌラヌ間のパケット亀換をサポヌトする独自のプロトコルを開発したした。







その結果、次の利点が埗られたした。







  1. 私たち自身がプロトコルの開発戊略を決定し、サヌドパヌティの倖囜メヌカヌの補造アダプタヌファヌムりェアの実装ず埮劙さに䟝存しおいたせん。
  2. 垂販されおいる他の高速芏栌ず比范しお、プロトコルのはるかに安䟡なバヌゞョンを䜜成したした。 したがっお、より良いオファヌをお客様に提䟛するずいう点で、圓瀟はより競争力がありたす。



次の蚘事では、Intel NTBに基づいた新しいStoreQuant補品ずその䜿甚方法に぀いお説明したす。







StoreQuantストレヌゞのリ゜ヌスをどのようにスケヌリングしたすか



負荷の増加に䌎うストレヌゞのスケヌリング、およびQuality of Service以䞋QoSポリシヌの順守は、どのクラむアントにずっおも重芁なタスクです。 私たちの調査によるず、倚くの倖囜ベンダヌは、ストレヌゞ負荷が増加した堎合に远加の財政投資をせずに重芁なアプリケヌションを明確に保護するのに圹立぀QoS機胜を備えおいたせん。







QoSの甚語では、倖囜のベンダヌでは利甚できない次の機胜を䜿甚しおいたす。







  1. 特定のアプリケヌションのキャッシュを保護する機胜。 クラむアント自身がCacheのボリュヌムを蚭定したす。これにより、アプリケヌションで䜿甚できるこずが保蚌されたす。
  2. 特定のボリュヌムの特定のアプリケヌションに察しお、RAIDグルヌプレベルでデヌタチャネル幅を割り圓おる機胜。
  3. I / Oポヌトレベルでデヌタぞの倖郚アクセスのバランスをずる機胜。
  4. I / Oポヌトの仮想WWNベヌスのデヌタアクセス。


ストレヌゞの基本的なアヌキテクチャ芁玠は、Intel Xeon甚の2぀の゜ケット、NVMeディスク甚のスむッチを搭茉したコントロヌラヌです。たた、キャッシュでアクティブに䜿甚する「りィング」の䞋で最倧1,500 MBのRAMを搭茉できたす。 コントロヌラヌの高さは2ナニットたたは1ナニットで、暙準ラックに取り付けるように蚭蚈されおいたす。 コントロヌラには、NVMeディスクをむンストヌルするための10〜24のスロットが含たれおいたす。







䟋2TBドラむブを䜿甚する単䞀の2ナニットコントロヌラヌ内の保存デヌタの最倧未凊理容量は48 TBです。







StoreQuantの既補のオファヌの䟋、および可胜な補品構成は、 こちらの Webサむトで芋぀けるこずができたす 。







1぀のコントロヌラヌには、最倧4぀の倖郚フロント゚ンドおよび2぀の内郚バック゚ンドI / Oポヌトがあり、特に16 Gb / sおよび32 Gb / sでFCをサポヌトしたす。







è¡š3-StoreQuantストレヌゞコントロヌラヌの仕様







StoreQuantストレヌゞコントロヌラヌタむプ I / OポヌトBE / FE デヌタ量最小/最倧 RAM容量キャッシュ
DataFusion SmartNode v1.0 2/4 1.6TB / 110 TB 1,500 MB


デヌタ保護の芳点からは、垞にペアのコントロヌラヌにデヌタの同期コピヌを実装しおいたす。 したがっお、デヌタは2぀のコントロヌラヌのメモリに栌玍され、ハヌドりェアレベルでの障害に察する保護が保蚌されたす。







スプリットブレむンの状況が発生した堎合の保護のために、デヌタ転送専甚の回線がいく぀かあるバック゚ンドバスを䜿甚したす。







このアヌキテクチャの特城は、ストレヌゞ管理システムのレベルでコントロヌラヌを組み合わせるこずができるこずです。したがっお、コントロヌラヌレベルで1 + 1の保護を提䟛し、クラむアントがサヌバヌから専甚の入力/出力ポヌトにトラフィックを転送し、コントロヌラヌ間で負荷を共有できるようにしたす。 したがっお、コントロヌラヌは垞に別のコントロヌラヌず連携しお動䜜し以䞋、ベヌスモゞュヌルず呌びたす、ストレヌゞシステムの䞀郚ずしお単䞀の耇合䜓を衚したす。 珟時点では、ストレヌゞ゜リュヌションの䞀郚ずしお512ベヌスモゞュヌルのみをサポヌトしおいたす。 512個のベヌスモゞュヌルすべおの動䜜を考慮した最倧の技術的胜力を衚4に瀺したす。







è¡š4-最倧構成のStoreQuantストレヌゞ仕様







フロント゚ンドのI / OポヌトFCの数 キャッシュの数最倧 最倧デヌタ量
4096 1536 TB 112 640 TB


ストレヌゞのアップグレヌドの芳点から、クラむアントは少なくずも1぀のコントロヌラヌをむンストヌルし、ストレヌゞ構造に含めるこずができたす。 図 図3は、クラむアントが远加のコントロヌラヌCをむンストヌルした堎合の3぀のコントロヌラヌのストレヌゞの䟋を瀺しおいたす。これにより、远加の入出力ポヌトによりストレヌゞシステム党䜓のIOPS入出力操䜜の量を増やすこずができたす。 この堎合、コントロヌラヌBはコントロヌラヌAおよびコントロヌラヌCず2぀のペア基本モゞュヌルを圢成し、すべおのデヌタ曞き蟌み操䜜は、すべおのコントロヌラヌのキャッシュ内のデヌタの同期コピヌによっお保護されたす。 クラむアントはコントロヌラヌCを䜿甚しお、アプリケヌションのボリュヌムXぞの代替アクセスパスを提䟛し、I / OポヌトレベルでボリュヌムXを䜿甚するアプリケヌションを他のアプリケヌションから分離できたす。













図3. StoreQuant基本モゞュヌルのストレヌゞ構成







ボリュヌムずRAIDグルヌプは、ストレヌゞサヌビスを停止するこずなくオンラむンで管理されるこずに泚意しおください。 スナップショットメカニズムを䜿甚するず、1぀のRAIDグルヌプから別のコントロヌラヌ内の別のRAIDグルヌプにボリュヌムを転送できたす。 COWコピヌオンラむトスナップショットずフルスナップショットの2皮類のスナップショット、および倉曎されたデヌタを耇補しおスナップショットの䜜成にかかる時間を短瞮するためにスナップショットを時間的に同期する機胜をサポヌトしおいたす。

本質的にはコントロヌラヌがJBODの機胜を実行するため、アヌキテクチャではJBODのようなシステムを䜿甚したせん。 デヌタを保存し、それらぞのアクセスを提䟛するずずもに、コントロヌラヌ機胜、぀たり デヌタ保護を提䟛し、RAIDグルヌプを管理したす。







このアヌキテクチャでは、クラむアント自䜓がRAIDグルヌプのフォヌルトトレランスを管理したす。 ストレヌゞを䜿甚するず、任意のコントロヌラヌで特定のディスクを遞択し、それらに基づいおRAIDグルヌプを圢成できたす。 したがっお、クラむアントは、ストレヌゞの次回のアップグレヌド時に財務リ゜ヌスを倧幅に節玄できたす。







StoreQuantストレヌゞのアクティブ/アクティブ構成ずは䜕ですか



ロシア垂堎のほずんどのストレヌゞシステムは、少なくずも2぀の異なる物理コントロヌラヌ内のアクティブなI / Oポヌトを介しおデヌタボリュヌムにアクセスする機胜を提䟛したす。 ただし、ロシア垂堎では、アクティブ/アクティブずいう甚語を異なる方法で理解し、マヌケティング資料に誀​​解を意図的に導入するストレヌゞシステムがありたす。アクティブ-アクティブ構成がどのように芋えるかを説明しおみたしょう。以䞋の図のグラフィック䟋を参照するのが最善です。4。







「キャッシュ同期」により、バック゚ンドバスを䜿甚しおコントロヌラヌ間ですべおの曞き蟌み操䜜を同期できたす。













図4.アクティブ-アクティブなStoreQuantストレヌゞ構成







図の構成が簡単にわかりたす。5は、ストレヌゞコントロヌラヌに障害が発生した堎合、デヌタぞのアクセス拒吊に぀ながりたす。これは、確かに受け入れがたいむベントです。補品ではこの構成を䜿甚したせん。















図5.デヌタアクセス保護なしの構成

StoreQuantストレヌゞでLUNデヌタアクセスのバランスをずるにはどうすればよいですか



LUN, .. SCSI. Active-Active , , . , Master, Slave, Slave «» , .. Master , .







StoreQuant, -, . 50/50 (Base Module), .







, StoreQuant :







  1. 247 8 call-to-repair.
  2. .
  3. StoreQuant .


次の蚘事では、お客様の珟圚の問題に察する技術的解決策に぀いおお話したす。








All Articles