3D XPointの革新的なメモリ技術の可胜性ず開発の芋通し

前回の蚘事では、過去に目を向け、SSD時代がどのように始たり、゜リッドステヌトドラむブが時間ずずもにどのように倉化したかを思い出し、かさばる、そしおしばしば䞍採算なデバむスを、プロやマニアの必須アむテムに倉えたした。 未来に目を向ける時です。今日は、3D XPoint-IntelずMicronが開発した䞍揮発性メモリに぀いおお話したす。 チップの機胜は䜕ですかたた、この新しいテクノロゞヌは本圓に業界をひっくり返すこずができたすか 䞀緒に考えおみたしょう。



Intelは、公開されたデヌタに基づいお、新しいチップの根底にある物理的プロセスを正確に䞖界に䌝えるこずを拒吊しおいたすが、3D XPointの起源は1960幎代にあるず結論付けるこずができたすこの技術は、圌の人生で400件以䞊の特蚱を登録したアメリカの科孊者Stanford Ovshinskyの業瞟に基づいおいたす゚ネルギヌおよび情報技術の分野。 圌の発明はPRAM盞倉化メモリ-盞転移に基づくメモリず呌ばれおいたした。





PRAMの発明者、スタンフォヌド・オブシンスキヌ



フラッシュメモリずは異なり、PRAMは、アモルファス倀「0」および結晶倀「1」状態のカルコゲンのバむナリ化孊化合物を䜿甚しお、バむナリ倀を衚したす。 このアプロヌチの物理的基瀎は、カルコゲナむドの電気抵抗の根本的な違いであり、物質の凝集状態に䟝存したすが、フラッシュメモリはフロヌティングゲヌトの電荷の倉化により機胜したす。 埌者のレベルに応じお、トランゞスタのしきい倀電圧も倉化し、より高くたたはより䜎くなり、したがっお1たたは0をコヌディングしたす。異なる倀を蚘録するには、蓄積電荷の攟電を開始する必芁がありたすが、フロヌティングゲヌトから電子を「匕き出す」ためには、比范的高い電圧が必芁です。 、順番に、スワッププロセスを通じお達成されたす。 ゚ネルギヌの蓄積には䞀定の時間が必芁なため、フラッシュメモリはかなり「遅い」。同じSRAMず比范しお、デヌタブロックの読み取り時間はほが10䞇倍です。 それどころか、PRAMにはこの欠点はありたせん。個々のビットの倀は最初に情報を削陀せずに倉曎できるためです。



3D XPointの基盀を圢成したのはPRAMです。 名前が瀺すようにXPointは「亀差点」を意味するクロスポむントず読む必芁がありたす、新しいサンプルのメモリクリスタルはクロス構造を受け取りたした。





3D XPoint構造



ペア「セレクタ-メモリセル」は、垂盎導䜓の亀差点にありたす。 セレクタヌは、特定の電圧が印加されるずアクティブになりたすが、セル内の物質の集玄状態が倉化し、ビットが蚘録されたす。 トランゞスタの関䞎なしにアドレス指定が行われるため、デヌタ蚘憶密床を高めるこずでチップ面積を倧幅に削枛するこずができたした。開発者によるず、DRAMず比范しお、ゲむンは4〜10倍です。



第1䞖代の3D XPointチップは、20ナノメヌトルのプロセステクノロゞヌに埓っお実行され、超小型回路自䜓は2局です。 EUVリ゜グラフィヌぞの移行により、生産が10 nmに耇雑化する可胜性があり、構造が3次元に成長するため、チップの容量が倧幅に増加するだけでなく、読み取り/曞き蟌みプロセスの速床が向䞊するこずがありたす。 たた、物質の境界状態を䜿甚しお1぀のセルに2ビットを栌玍する可胜性もありたす。それぞれの境界状態には独自の電気的特性がありたす。 これらの研究は、IntelずST Microelectronicsによっおすでに実斜されおいたすが、ただ商業補品に実装されるにはほど遠い状態です。



すべおの利点にもかかわらず、3D XPointを含む䞍揮発性PRAMメモリにも匱点がありたす。 その䞭でも、盞転移領域ず誘電䜓の盎接接觊に泚意を向ける必芁がありたす。これは、時間の経過ずずもに誘電䜓の局間剥離を匕き起こし、電荷リヌクを匕き起こす可胜性がありたす。 もう1぀のニュアンスは、カルコゲナむド抵抗の増加です。これは、べき法則〜t ^ 0.1で説明されおいたす。 マルチレベル構造では、䞭間状態で䞋局ず䞊局の物質の混合が発生する可胜性があり、チップがしきい倀電圧倀からの最小の偏差に敏感になりたす。 明らかに、Intelは氎晶をより安定させるこずでこれらの問題を解決できたしたが、技術の詳现は明らかにされおいたせんでした。



Intel Optane SSD DC P4800X-3D XPoint甚の最初の商甚ドラむブ



䞊蚘のすべおは非垞においしいように芋えたすが、実際のシナリオで3D XPointがどのように優れおいるかを理解するには、既補のデバむスを手に持っおいる堎合にのみ可胜です。 そしお、それらはすでに存圚したす2017幎3月20日に、Intelは、PCI Express HHHL圢匏のOptane SSD DC P4800Xず呌ばれる革新的なメモリに基づくストレヌゞドラむブのラむンを導入したした。 デバむスは128ギガビット20ナノメヌトル3D XPointチップを䜿甚し、375たたは750 GBの容量を持ち、䞀床に1぀のチャネルで4぀のクリスタルを制埡できるIntel NVMe ASICコントロヌラヌを搭茉し、驚異的なパフォヌマンスを提䟛したす4 KBブロックを凊理するず、デバむスのパフォヌマンスは550,000に達したす読み取り時のIOPSおよび曞き蟌み時の500,000 IOPS。遅延は10ÎŒsを超えたせん。 最倧順次読み取り速床は2400 MB /秒に達し、曞き蟌み-2000 MB /秒に達したす。 リ゜ヌスオプタンも非垞に高く、Intelは玄12.3 PBの曞き換えを宣蚀しおいたす。





Intel Optane SSD DC P4800X



印象的 間違いなく 急いで泚文しないでくださいOptaneの掚奚䟡栌は1520米ドルで、2018幎2月の時点で、ロシアのドラむブのコストは106から118千ルヌブルたでさたざたです。 これはすべお、Apple II甚のAxlon RAM Diskのリリヌスを思い起こさせたす。これは、コンピュヌタヌ自䜓よりも数癟ドル高いこずが刀明したした蚘事「 ゜リッドステヌトドラむブの進化70幎代の最初のモデルから珟圚たで 」でこの他の興味深いデバむスに぀いお曞いおいたす 。唯䞀の違いは、Intelの発案者は、情報凊理の速床が最重芁芖される䌁業郚門ずハむテク産業に焊点を合わせおいるこずです。



3D XPointに基づいた消費者向けの゜リュヌションはありたすか はい この補品はIntel Optane Memoryず呌ばれ、16 GB平均䟡栌-箄3200ルヌブルず32 GB5100ルヌブルの2぀のバヌゞョンがありたす。 䞡方のドラむブは、M.2 2280-S3-BMフォヌムファクタヌで䜜成されたNVMe SSDであり、次のパラメヌタヌが特城です。



ボリュヌムGB







32







16







順次読み取り速床、MB / s







1350







900







順次曞き蟌み速床、MB / s







290







145







ランダム読み取り速床、IOPS







240,000







190,000







ランダム曞き蟌み速床、IOPS







65,000







35,000









指暙および1ギガバむトのコストは期埅できたせんが、Intel Optane Memoryは、本栌的な゜リッドステヌトドラむブずしおではなく、「HDDアクセラレヌタ」のようなものずしお䜍眮付けられおいたす。 第7䞖代以降のプロセッサヌ、Intel 200シリヌズチップセット以降、REF 15.5 UEFIドラむバヌ以䞊を搭茉したBIOS、Windows10。Ryzenでプラットフォヌムを構築したこずがありたすか。Corei7 2700を䜿甚しおいたすか、それずもLinuxファンですか。 この堎合、この技術はあなたのためではありたせん。 そしお、あなたの車がリストされた芁件に完党に準拠しおいおも、急いで賌入しないでください。



キャッシングアルゎリズムの容量ず機胜が小さいため、デバむスは、オペレヌティングシステムがロヌドされ、アプリケヌションの固定セットを䜿甚しおいる堎合にのみ、顕著な加速を提䟛できたす。 同時に、容量が限られおいるため、Intel Optane Memoryはマルチメディアファむルの操䜜ドラむバヌが拡匵子をチェックするを無芖するため、コンテンツメヌカヌはパフォヌマンスの向䞊に気付かないでしょう。 プログラムのむンストヌルず曎新も同じ速床で実行されたす。これは、実行可胜ファむルが少なくずも3回連続しおアクセスされたキャッシュに送信され、むンストヌラヌが1回起動されるためです。 このゲヌマヌは熱心なゲヌマヌにアピヌルしたすか 利甚可胜なスペヌスが最新のAAAゲヌムの「重量」の5倍少ないずいう事実を考えるず、答えは明らかです。



ただし、再び歎史を振り返るず、最初の小売補品IBM DiskOneKeyフラッシュドラむブが技術の登堎からわずか10幎で登堎したずき、フラッシュメモリでも同様の状況が芳察されたした。 おそらく3D Xpointでも同様のこずが起こりたす。しばらくするず、チップのコストが䞋がり、だれでも適切な䟡栌でDC P4800Xレベルのモデルを賌入できるようになりたすか



耇雑すぎお高䟡すぎる



IM Flash2006幎にIntelずMicronによっお蚭立された合匁䌚瀟のディレクタヌであるGuy Blelockは、新しいデバむスの䟡栌に぀いおコメントし、有名な業界誌EE Timesにむンタビュヌしたした。 圌によるず、近い将来、3D XPointメモリヌを䜿甚した本栌的な消費者グレヌドのドラむブは間違いなく埅぀䟡倀がありたせん。





ガむ・ブロック、IM Flashディレクタヌ



完党に客芳的な理由がいく぀かありたす。 その1぀は、新しいチップを䜜成するには100を超える原材料の名前が必芁であり、䞀郚の職皮は非垞にナニヌクであり、䞖界で唯䞀の䌁業によっお生産されおいるこずです。 これは、投資を誘臎する䞊で問題を匕き起こしたす。 「倚くの投資家にずっお、この状況は容認できたせん。圌らは䞍可抗力の堎合に途切れるこずのない䟛絊を確実にしたいのです」ずブロックは蚀いたした。



別の問題は、プロセスの機胜によるものです。 クロスアヌキテクチャはセル内の材料の盞互汚染のリスクを高めるため、3D XPointのリリヌスには生産チェヌンでの远加手順が必芁です。 真空蒞着や蒞着などの耇雑な段階が远加され、工堎の生産性が倧幅に䜎䞋したす。これはすでに完成したデバむスのコストに圱響を䞎えたす。 生産量の枛少を補うこずは可胜ですが、Intelのような倧䌁業でも喜びは非垞に高䟡です。



予備的な蚈算によるず、生産されるプレヌトの数は、条件付きの2平方メヌトルの面積により、1時間あたり180から1000に増やす必芁がありたす。 技術開発のこの段階では、生産密床を䞊げるこずはほが䞍可胜であるため、生産胜力を5倍にするには、工堎自䜓を少なくずも5倍に拡匵する必芁があり、これには重倧な資本コストが䌎いたす。 最も䞍快なこずは、第2䞖代ず第3䞖代の3D XPointぞのさらなる移行には、同等の投資が必芁になるこずです。 そしお、ここで3D NANDメモリの利点が明らかになりたす。その堎合、補造プロセスの倉曎は20〜30以内のコストの増加に぀ながりたす。





3D NANDおよび3D XPointの生産の近代化のコストの比范



さらに、Guy Bllockは、3D XPointのスケヌリングは非垞に難しいず指摘したした。 理論的には4局チップでも䜜成できたすが、量産には商業版が存圚しない極端玫倖線リ゜グラフィのEUVスキャナヌが必芁です。 䞊蚘のすべおは、テクノロゞヌのさらなる進化にずっお深刻な制玄であるため、近い将来、3D XPointドラむブの䟡栌を蚱容可胜なレベルにするこずを倢芋る必芁はありたせん。



誰もが泚意を匕いたわけではないもう1぀のニュアンスがありたす。 新しいOptaneの珟圚の保蚌期間は3幎ですが、将来、䌁業は5幎に延長するこずを玄束したす。 原則ずしお、このような倧きな広がりは、十分な統蚈デヌタがないこずを瀺しおおり、これに基づいお、誀動䜜の頻床たたは機噚の完党な故障を刀断できたす。 そしお、これは1぀のこずしか意味したせん。3DXPointドラむブの信頌性ずフォヌルトトレランスに぀いお話すのは時期尚早であり、実際の12.3 PBWむンゞケヌタヌははるかに少ないこずがわかりたす。



3D NAND-䟡栌ず性胜の最適な組み合わせ



幞いなこずに、埓来のNANDを埋めるのは時期尚早です。なぜなら、平面チップが垂盎の3次元チップに眮き換えられたためです。 14ナノメヌトルプロセスぞの切り替えにより、フラッシュメモリメヌカヌは岐路に立っおいたす。 結晶の密床を䞊げるには、生産を完党に近代化する必芁がありたす。したがっお、さらなる科孊研究ぞの投資ははるかに収益性が高く、結果ずしお倚局マむクロ回路が䜜成されたした。



NANDメモリの基瀎は、電荷を長時間保持できるフロヌティングゲヌトを備えたトランゞスタであるこずを思い出しおください。 サむズを小さくするず、あるセルから別のセルぞのリヌクが発生し、保存されたデヌタが砎損する可胜性がありたす。 3次元クラスタヌを構築しようずするず同様の問題が発生したすが、解決がはるかに簡単であるこずが刀明したした。電荷が保存される非導電性物質から分離領域を䜜成するだけで十分です。 この技術はCTFCharge Trap Flash-「充電甚トラップ」ず呌ばれ、窒化ケむ玠SiNが絶瞁局の材料ずしお䜿甚されたした。





CTFデバむス



平面チップずは異なり、3D NANDでは各セルは倚局シリンダヌで衚されたす。 その倖偎の局は制埡シャッタヌにすぎず、内偎の局は絶瞁䜓です。 互いの䞊に配眮されたセルは、倚結晶シリコンの共通チャネルが通る軞に沿っおスタックを圢成したす。 したがっお、スタック内のセルの数は、結晶内の局の数に等しくなりたす。





3D NANDのセル蚭蚈原理



このようなアヌキテクチャには、倚くの重芁な利点がありたす。





珟圚Western Digitalが所有しおいるSanDiskの努力により、3D NANDテクノロゞヌがさらに発展したした。 その配眮の原理は同じたたでしたが、U字型のものが線圢匊に取っお代わりたした。 この堎合、スむッチングトランゞスタず゜ヌスラむンがシヌケンスの最䞊郚に移動され、高枩による損傷の可胜性が排陀されたため、読み取り/曞き蟌み操䜜䞭の゚ラヌ数が枛少したした。





3D NAND BiCSの回路図



新䞖代の3D NANDはBiCSず呌ばれ、Bit Cost Scalableの略で、この名前は完党に正圓化されたした。 実際、この技術により、機胜性の高い40ナノメヌトルの生産に基づいお倧容量の64局チップを䜜成できるようになり、遠玫倖線EUVでの高䟡なフォトリ゜グラフィヌの必芁性がなくなりたした。



3D NAND BiCSは、個人消費者に焊点を圓おた手頃な䟡栌の生産的な゜リュヌションの基盀を圢成したした。 2017幎8月、Western Digitalは最新の3次元チップに基づいた゜リッドステヌトSATAドラむブの生産に切り替えたした。珟圚、SSD Blueの最新ラむンをお客様に提䟛できるこずを嬉しく思いたす。 3D NAND BiCSは3D XPointよりも䜎速ですが、䟡栌ず品質の点では、このオファヌは垂堎で最高です。 以䞋の数字は、それ自䜓を衚しおいたす。



シリヌズ







WD Blue SSD







フォヌムファクタヌ







2.5ʺ、7 mm / M.2 2280







むンタヌフェヌス







SATA 6 Gb / s







収容人数







250 GB







500 GB







1 TB







2 TB







順次読み取り速床、MB / s







560たで







順次曞き蟌み速床、MB / s







540たで







ランダム読み取り速床4 KBブロック、IOPS







最倧95,000







ランダム曞き蟌み速床4 KBブロック、IOPS







最倧85,000







TBW、TB







500たで







MTTF mln h







1.75たで









幅広い補品により、ニヌズを完党に満たすオプションを遞択できたす。 コンピュヌタヌの速床を䞊げたい堎合は、OSに250 GB SSDで十分です。OSはオペレヌティングシステムずむンストヌルされた゜フトりェアに察応できたす。 コンテンツメヌカヌであり、速床だけでなく利甚可胜なボリュヌムも重芁な堎合、容量が2 TBのBlueシリヌズの䞻力補品に泚意するこずをお勧めしたす。 フォヌルトトレランスに぀いおは、毎日最倧80 GBの䞊曞きが発生しおも、ドラむブは少なくずも7幎間は正垞に動䜜したす。このクラスのデバむスの蚘録です。



劥協せず、自分のPCたたはラップトップを最倧限に掻甚したい人のために、8Gb / sの垯域幅を備えたPCIe Gen3 NVMeむンタヌフェむスの䜿甚によりパフォヌマンスが倧幅に向䞊した、プレヌナチップに基づいた高速WD Black SSDを甚意したした。 負荷の高いシナリオ3Dモデリング、ビデオ゚ンコヌディング、「重い」ビデオゲヌム、VRの倧郚分では、WD Blackの可胜性は十分以䞊です。SSDは、シヌケンシャルリヌディングで2050 MB / s、シヌケンシャルレコヌディングで800 MB / sの安定した速床を瀺したす。ランダム読み取りで最倧170,000 IOPS、ランダム曞き蟌みで最倧130,000 IOPS4 KBブロック。 ドラむブには、256 GBず512 GBの2぀のバヌゞョンがありたす。



結論の代わりに



珟時点では、゜リッドステヌトドラむブを䜜成するアプロヌチの完党な再考に぀いお話すのはただ時期尚早です。 それどころか、垂堎のセグメンテヌションには前提条件がありたす。3DXPointが䌁業セクタヌを支配できる堎合、3D NANDは自信を持っお小売をマスタヌしおいたす。 PRAMの子孫に基づく゜リュヌションの高コストのため、特にそのようなパフォヌマンスはほずんどの囜内および専門的なタスクに察しお過床であるため、察立の話はありたせん。぀たり、䟡栌を考慮に入れるず、゚ンドナヌザヌは䜕も受け取りたせん利点。 最も可胜性が高いのは、䞡方のテクノロゞヌが䞊行しお開発され、根本的に新しいものが研究宀の腞に珟れるたで、互いに競合するこずはないずいうこずです。 しかし、次のブレヌクスルヌが発生するず、掚枬するこずしかできたせん。



All Articles