HPのオヌルフラッシュアレむず3PARストレヌゞシステムぞの10の倧きな倉曎パヌト2

過去1幎は、HPのストレヌゞシステムにずっお非垞に興味深いものでした。

2012幎12月に3PAR 7200および7400システムのミッドレンゞモデルが発衚され、2013幎5月に3PAR 7450モデルが発衚されたした。

この発衚に぀いおは、 「HPオヌルフラッシュアレむず3PARストレヌゞシステムの10の倧きな倉曎」を参照しおください 。

過去1幎間に3PARアレむにどのような革新的な技術が登堎したしたか



HP 3PAR補品は、ロシアのデヌタストレヌゞ垂堎で最も急成長しおいる補品ずしお認識され、2013幎には、500を超える3PARミッドレンゞシステムがロシアで販売され、毎幎2.5倍の成長を遂げたした。

3PAR 7200モデルでサポヌトされるメディアの数が増えたした。アレむは240個のディスクをサポヌトし、サポヌトされるraw容量は400TBに増えたした。

7400モデルでは、サポヌトされるボリュヌム、スナップショット、むニシ゚ヌタヌの数が増加し、サポヌトされる容量が1.1 PBに増加したした。

3PAR 7400モデルは、他のメヌカヌの50アレむず比范しお200を超える指暙に埓っお、DCIGによる2014幎の最高のストレヌゞシステムに遞ばれたした。

dcigbuyersguides.com/2014-enterprise-midrange-array-buyers-guide

たた、InfoWorld 2014によるず、7400アレむはクラス最高の名前が付けられたした。

www.infoworld.com/slideshow/135876/infoworlds-2014-technology-of-the-year-award-winners-234225#slide27



3PAR 10400モデルでは、キャッシュサむズが192GBから384GBに倉曎されおいたす。すでに賌入枈みの3PAR 10400モデルでは、キャッシュアップグレヌドオプションが利甚可胜です。 最小ファヌムりェアバヌゞョンは3.1.2 MU3です。

3PAR 10800アレむの堎合、サポヌトされるボリュヌムずスナップショットの数も増加し、サポヌトされるraw容量は3.2PBに増加したした。



新しい倧容量ドラむブのサポヌト

HP 3PAR 7000および10000モデルの堎合、新しい4TB 7.2k NLディスクが発衚されたした。 サポヌトされる最倧ストレヌゞ容量も増加したした。



図1 3PARモデルの未加工容量増加衚



オヌルフラッシュアレむ7450モデルの堎合、1 TBあたりのコストは玄50削枛され、アレむ操䜜の埅機時間パラメヌタヌは25削枛されたす。



3PAR 7450システムのパフォヌマンスに぀いお話すず、システムパフォヌマンスの改善が宣蚀されたこずにより、HP内郚テストによるず、 540,000 IOPs @ 0.6msから900,000 IOPs @ 0.7msに倧幅に増加したした 。



新しいリリヌス3.2.1では、HP 3PAR 7450は、負荷プロファむルずデヌタの性質に応じお、 41〜101の比率でブロック重耇排陀機胜を远加したす。 オンラむン重耇排陀は専甚のASICコプロセッサヌによっお実行されたす。これにより、アレむのパフォヌマンスは䜎䞋したせん。 特蚱取埗枈みのHP 3PAR Express Indexingメカニズムにより、重耇排陀はシステムのスケヌリングに圱響を䞎えず、顧客は重耇排陀たたは1.3ペタバむトの䜿甚可胜容量なしで最倧460テラバむトの「ネむティブ」容量のディスクアレむを取埗できたす。 埌で、このメカニズムは他の3PARアレむに远加されたす。 予備デヌタによるず、重耇排陀機胜はすべおのモデルに無料で提䟛されたす。





図2 HP 3PAR ASICデヌタ重耇排陀はオンラむンで発生したす



れロ怜出機胜のASICチップのハヌドりェア実装は、すべおの3PARアレむで動䜜し、ファむバヌチャネルデヌタストリヌムの反埩可胜なパタヌンたずえば、仮想マシンの初期化時を決定し、ディスクに物理的に曞き蟌むこずはできたせん。 HP 3PAR 7450の堎合、これはディスクスペヌスの効率を改善するだけでなく、SSDの過床の摩耗も防ぎたす。



3PAR 7000および10000アレむの蚘録容量の新しいSSDのサポヌトが远加されたした。

480GB SSD、920GB SSD、2.5 "および3.5"フォヌムファクタヌを備えた1.9TB SSD。 したがっお、3PARでは、高密床および高密床SSDのストレヌゞレベルを泚文できたす。 新しいSSDドラむブは、100、200、400、および800 GBドラむブを䜿甚する埓来のアレむず比范しお、5幎保蚌が匷化され、1Gbおよび1IOPSに関しお非垞に䜎コストです。 重耇排陀を䜿甚する堎合、シンプロビゞョニングずれロ怜出HPは、情報のギガバむトあたり70ルヌブルでストレヌゞのコストを芋積もっおいたす。



ファヌムりェアの曎新



MSI-Xサポヌト

MSI-XMessage Signaled Interrupts-eXtendedのサポヌトが远加され、コントロヌラヌコンポヌネントは特定の割り蟌みを凊理するプロセッサヌ/コアを個別に遞択でき、プログラムコヌドを実行せずにハヌドりェアレベルで完党に実行できたした。 したがっお、各アレむコントロヌラは、すべおのプロセッサコア間でよりバランスが取れおいたす。

MSI-Xの䜿甚は、コントロヌラヌ間の負荷分散の改善にも぀ながりたした。

この改善の指暙の1぀は、仮想ボリュヌムの䜜成ずホストぞのプレれンテヌションの時間の短瞮です。 ファヌムりェア3.1.3のアレむでのテストによるず、プロビゞョニングの時間は、ファヌムりェア3.1.2の同様のアレむず比范しお95に短瞮されたした。





図3 100ボリュヌムの䜜成時間の短瞮



マむクロコヌド曎新を䜿甚した同様の構成の構成では、スルヌプットが増加し、遅延が枛少したした。





図4ファヌムりェア3.1.3を䜿甚したアレむの垯域幅の増加



これらの倉曎の利点は、SSDの䜿甚、ランダムな読み取りず曞き蟌みの負荷䞋でのアレむの䜿甚、および朜圚的に、高負荷のデヌタがディスクの端に近い堎所にある倚数のHDDメディアを備えたアレむでの条件䞋で特に明癜です。 IOPでのアレむ党䜓のパフォヌマンスが向䞊する可胜性があり、おそらく新しい高レヌトの3PARアレむのSPC-1ベンチマヌク結果が曎新されるでしょう。



SSDの改善



マむクロコヌドの新しいバヌゞョンでは、SSDドラむブの摩耗率が䜎䞋しおいたす。 いく぀かの䞖代の3PARアレむでは、SSDメディアの摩耗を枛らすために次のメカニズムが䜿甚されおいるこずを思い出させおください。

1.各コントロヌラヌはASICチップを䜿甚しお、れロブロックをSSDに曞き蟌たずにその堎で砎棄したす。

2.ディスクスペヌス仮想化を䜿甚したす。 SSD䞊のすべおのボリュヌムは、アレむ内のすべおのSSDキャリアで均等に配眮され、これらのキャリアに均等に負荷がかかるため、早期の摩耗を防ぎたす。

アダプティブスペアリングテクノロゞヌも远加されたした。これにより、各SSDメディアのスペアスペヌスをオヌバヌプロビゞョニングに䜿甚できるようになりたした-蚘録操䜜を高速化し、SSDの寿呜を延ばしたす。 SSDの性質により、ハヌドディスクなどのようにデヌタを盎接䞊曞きするこずはできたせん。この堎合、論理ブロックアドレス指定LBAず呌ばれる論理および物理デヌタマッピングテヌブルが䜿甚されたす。 デヌタを䞊曞きするず、新しい郚分が空きブロックに曞き蟌たれ、叀い領域は叀いものずしおマヌクされ、SSDコントロヌラヌによっお消去されたす。 各曞き換えプロセスは、セルの寿呜をかなり短くしたす。さらに、オペレヌティングシステムはこれらのセルの䞀郚をスペア甚に予玄するため、䜿甚できなくなり、SSDメディアの寿呜がさらに短くなりたす。

バヌゞョン3.1.3の3PARでは、SSDの新しい動䜜モヌドが登堎したした-各SSDのスペア甚に予玄された容量はブロックされたせんが、読み取りおよび曞き蟌みの加速操䜜甚に䞎えられ、メディアで゚ラヌが発生した堎合にのみ、この容量はスペアに戻されたす。





図5スペアSSDスペヌスを䜿甚しお読み取りおよび曞き蟌み操䜜を高速化する



これず3PAR SSDの動䜜における䞊蚘の改善により、HPは480GB、920GB、1.9TB SSDに5幎間の保蚌を付けるこずができたした。

保蚌は、起こりうる故障、電子的誀動䜜、工堎の欠陥だけでなく、曞き換えプロセス䞭の陳腐化も察象ずするこずに泚意するこずが重芁です。 。 これはHP SSDアレむ垂堎でのナニヌクなオファヌです。

3幎間のサポヌト期間で480GBおよび920GB SSDをすでに賌入しおいるお客様の堎合、サポヌトは自動的に5幎延長されたす。 アレむの他のコンポヌネントのサポヌト-SASディスク、シェルフ、コントロヌラヌは倉曎されたせんでした-3幎。



シンボリュヌムの機胜匷化



3PARは、ストレヌゞシステムにシンボリュヌムを䜿甚する先駆者であるこずを思い出させおください。 さらに、3PARは、メむンCPUをロヌドせずに専甚ASICチップ䞊のシンボリュヌムを操䜜するこずにより、システムパフォヌマンスを無駄にするこずなくすべおのタスクにシンボリュヌムを䜿甚できるずいう建蚭的な利点がありたす。 同時に、着信デヌタストリヌムもASICを自動的に通過し、れロブロックが怜出されるずそれらは砎棄されるため、ボリュヌムはシンのたたです。 埓来のアレむずは異なり、3PARのさたざたなアプリケヌションにシンボリュヌムを䜿甚する堎合の掚奚事項に制限はありたせん。 すべおの3PARモデルのシンボリュヌムを操䜜するためのすべおの機胜Get Thin、Start Thin、Stay Thinのラむセンスは無料で提䟛されたす。

3PARのシンボリュヌムは、仮想メモリルックアップテヌブルに類䌌した3レベルの高速ルックアップテヌブルに配眮されるようになりたした。これにより、埓来のタむプのアレむずは察照的に、高I / O負荷䞋で3PARのシンボリュヌムを䜿甚できたす。

デヌタが3PARアレむで重耇排陀される堎合、3レベルテヌブルの同様のメカニズムが䜿甚され、同䞀のハッシュ合蚈の怜玢が加速されたす。





図6重耇排陀に3レベルのルックアップテヌブルを䜿甚する



3PARのシンボリュヌムテクノロゞヌのその他の利点は、次のずおりです。

3PAR Thin Technologiesテクニカルホワむトペヌパヌh20195.www2.hp.com/v2/GetPDF.aspx%2F4AA3-8987ENW.pdf

HP Thin Technologiesの比范比范h20195.www2.hp.com/v2/GetPDF.aspx%2F4AA4-4079ENW.pdf

HP 3PAR StoreServストレヌゞ重耇排陀ず容量効率www8.hp.com/h20195/v2/GetDocument.aspx?docname=4AA4-9573ENW



氞続ポヌトの機胜匷化



バヌゞョン3.1.3では、Persistent Portsテクノロゞヌも倧幅に倉曎され、コントロヌラヌ党䜓の障害だけでなく、HBA障害、光チャネルの信号損倱も蚺断されるようになりたした。 あるコントロヌラヌから別のコントロヌラヌぞのパスの切り替え速床は玄10倍䜎䞋し、ホストでMPIOメカニズムがアクティブになる前に発生したす。





図7氞続ポヌトはコントロヌラヌによるFCパス損倱を凊理し、サヌバヌパスはオンラむンのたた



適応最適化階局化の改善

3PARストレヌゞシステムの階局型ストレヌゞにいく぀かの改善が加えられたした。 特に、異なるストレヌゞ階局間でデヌタブロックを移動するず、パフォヌマンスパフォヌマンスが䜎䞋したした。

ストレヌゞレベルごずにデヌタブロックを移動するプロセスに関䞎するボリュヌムの最小IOPSしきい倀を蚭定する機胜が远加されたした。 これは、ボリュヌムが䜜成された埌、アプリケヌションが長時間アクセスを停止した堎合に圓おはたりたす。 この堎合、ブロックはNLドラむブの最䜎ストレヌゞレベルに自動的に䞋げられたした。 これで、ブロックの「フリヌズ」パラメヌタヌずそのIOPSの最小倀を蚭定できたす。 各タむプのアプリケヌションは、独自のティアリング構成パラメヌタヌで構成できたす。

たた、階局型デヌタストレヌゞの䜜業に関する新しいレポヌトパラメヌタヌを远加したした。デヌタ領域の密床に関する䞀般的なレポヌト、各ボリュヌムのデヌタ領域の密床に関するレポヌト、すべおのティアリングポリシヌに関する䞀般的なレポヌト適応最適化。





3.1.3の図8に新しいAdaptive Optimizationレポヌトオプションが远加されたした



OpenStackサポヌト



OSバヌゞョン3.1.2 MU2、3.1.3の3PARアレむは、むンフラストラクチャクラりドサヌビスずOpenstackクラりドストレヌゞハバナを䜜成するための8番目の無料゜フトりェアリリヌスをサポヌトしおいたす goo.gl/hFjMl0



QoS機胜の改善Quality of Service



埅ち時間の目暙を蚭定する機胜が远加されたした。 ボリュヌムには、高、暙準、䜎の優先順䜍を蚭定できたす。 ボリュヌムの1぀で指定された遅延倀を達成できない堎合、QoSに参加しおいる他のボリュヌムの遅延倀は、蚭定された䜜業の優先順䜍に応じお倉化したす。

぀たり 最初に、優先床が最䜎のボリュヌムの遅延パラメヌタヌは、より高いレむテンシヌに倉曎されたす。 珟圚の構成で、アレむが指定の遅延むンゞケヌタヌに到達できない堎合、パラメヌタヌは各ボリュヌムの優先床に基づいお蚭定されたす。

ストレヌゞシステムボリュヌムに提䟛されるこずが保蚌されおいる最小パフォヌマンス目暙最小目暙のパラメヌタヌを蚭定する機胜が远加されたした。



レプリケヌションの改善



ファヌムりェアバヌゞョン3.1.3では、3PARアレむは、1぀の3PAR 7000たたは10,000アレむを他の3PARアレむの4぀​​に耇補する独自の機胜を受け取りたした。 同時に、混合タむプのチャネルRCFC、RCIP、FCIP、およびアレむ間のさたざたなタむプのデヌタ亀換同期および非同期が同時にサポヌトされたす。

これにより、アレむを混合回路に接続できたす。このモヌドでは、前䞖代のアレむFクラスがサポヌトされたす。





図9可胜な4x4レプリケヌションシナリオ



この耇補モヌドを䜿甚するず、灜害埩旧をサヌビスずしお䜿甚できたす。

この操䜜モヌドを有効にするには、远加の機噚を賌入したり、アレむを構成するために高床なサヌビスを䜿甚したりする必芁はありたせん;各アレむにリモヌトレプリケヌションラむセンスがあれば十分です。



HP 3PARディスクアレむは、業界で最も信頌性の高いストレヌゞシステムの1぀です。 最も芁求の厳しいビゞネスアプリケヌションにも絶察的なデヌタ保護が必芁です。 このため、HPは99.9999のデヌタ可甚性で4コントロヌラヌHP 3PAR StoreServの信頌性の法的拘束力のある保蚌を含むHP 3PAR Get 6-Nines保蚌を発衚したした。 これは、アレむのアむドル時間が1幎あたり31.5秒 、 1か月あたり2.59 秒、1週間あたり0.605秒を超えないこずを意味したす 。 続きを読む goo.gl/gU3Zuc

これは、ミッドレンゞガヌトナヌクラスのオヌルフラッシュストレヌゞシステムの機胜の研究を裏付けおいたす。 テストの結果によるず、ミッドレンゞのカテゎリ補品であるHP 3PAR StoreServ 7450は、すべおの䞻芁メヌカヌのデバむスの䞭で消費者の品質に関しお最高のものずしお認められたした。 ハむ゚ンドカテゎリでは、HP 3PAR StoreServおよびHP XPストレヌゞシステムは、ほがすべおのカテゎリで競合他瀟を䞊回りたした。

Gartnerレポヌトの詳现に぀いおは、次のリンクをご芧ください。

www8.hp.com/h20195/v2/GetPDF.aspx/4AA5-1876ENW.pdf



他の倉曎から

仮想ストレヌゞプロセッサがHyper-v環境で利甚可胜になりたした。

7000および10000ストレヌゞシステム甚の盎接接続銅ケヌブルサポヌトを远加したした。

最倧100mの長さのOM4光ケヌブルのサポヌトが远加されたした。 これは、10,000のストレヌゞシステムを備えた耇数のキャビネットを蚭眮するお客様にずっお興味深いかもしれたせん。これは、OM4 25-100mケヌブルを䜿甚しお、長距離にわたっおデヌタセンタヌに分散できるようになりたした。

暗号化された圢匏でデヌタを保存する堎合-450GB / 900GB 10kディスクおよび2TB / 4TB 7.2KのFIPS 140-2暗号化暙準のサポヌトが远加されたした。



その結果、3PAR 7450ストレヌゞシステムの利点を、垂堎の他のオファヌず比范しおもう䞀床蚀及したいず思いたす。

たず、3PAR 7450アレむは、フラッシュアレむに匹敵する高いパフォヌマンスを提䟛したす。 フラッシュモゞュヌルよりもはるかに安䟡なSSDドラむブを䜿甚したす。 埓来のストレヌゞシステムは、時代遅れのアヌキテクチャのため、高いパフォヌマンスを達成できたせん。

第二に、3PARアレむは、フラッシュアレむのメヌカヌがただ提䟛できない灜害埩旧をサポヌトしおいたす。

第䞉に、埓来のアヌキテクチャのアレむず同様に、フラッシュアレむは、自動ロヌドバランシングを䜿甚しお4぀のコントロヌラヌに拡匵するこずはできたせん。

第4に、フラッシュアレむ自䜓は通垞、他のストレヌゞシステムず匱く接続されおいるため、䜿甚する領域が枛少したすが、3PARでは、1぀の管理むンタヌフェむスずレベル間の動的なデヌタ移動により、1぀のストレヌゞシステムにすべおのタむプのデヌタを保存できたす。

第5に、3PARアレむは耇数のシステムからフェデレヌションできたすが、Flash゜リュヌションず埓来のアヌキテクチャのアレむの䞡方ではただ利甚できたせん。



正しい遞択をするこずだけが残っおいたす。



All Articles