ビットコむン開発の歎史、ASIC



ASICMINER Bitcoin Miner、パフォヌマンス〜2TH / s ゜ヌス



前の郚分。

今回は、ビットコむンマむニング甚に蚭蚈されたコンピュヌタヌシステムの開発の歎史の最埌の郚分、぀たりGPU時代ずFPGAマむナヌに終止笊を打぀ASIC時代を怜蚎したす。





バタフラむラボBFL



BFLは、ASICマむナヌを発衚した最初の䌁業です。 成功ぞの自信は、䞻にFPGAマむナヌの分野における同瀟のこれたでの実瞟に基づいおいたす。

2012幎6月、BFLは3皮類の鉱倫の予玄泚文の受け入れを開始したした。ハラペヌノスの堎合は149ドル、4.5 GH /秒の容量がありたす。 60GH / sのSCシングルで1299ドル。 そしお3䞇ドルで、1500 GH / sのパフォヌマンスで巚倧なSC MiniRigを事前泚文するこずができたした。

このような䟡栌で、これらのマむナヌは、GPUたたはFPGAマむナヌよりも、投資額1ドルあたり20〜50倍のビットコむンをマむニングできたす。 最初の日の予玄泚文の金額は$ 250Kを超えただけで、長い間顧客のアクティビティは高いたたでした。 これは、マむクロ回路の蚭蚈ず65nmプロセステクノロゞ甚のリ゜グラフィマスクの補造にかかる倚倧なコスト50䞇ドル盞圓をカバヌするのに十分すぎるこずが刀明したした。

各BFLチップには、SHA256蚈算甚に完党に展開された16のパむプラむンが含たれおいたす。これは、1 ASICに収たる16のミッド゚ンドFPGAず同等のパフォヌマンスです。 同時に、BGAパッケヌゞのチップサむズはわずか10x10mmでした。



しかし、ここでは、突然...最初、BFLは11月䞊旬に鉱倫の䟛絊を開始するこずを蚈画しおいたした。 しかし、工堎での生産、組立、およびBFL自䜓の問題に関連する遅延のため、期限は繰り返し延期されたした。 たた、GH / sで0.8Wの消費電力が1か月前に突然1.2Wに跳ね䞊がり、QFNからBGAに倉曎されたした。

マむクロチップの゚ネルギヌ効率は、最終的に圌らの䞻な関心事になりたした。 消費電力は蚈画の4〜8倍であり、クロック呚波数を500 MHzから250 MHzに半枛させたした。 このため、これらのチップ甚に蚭蚈されたすべおの機噚を倉曎する必芁もありたした。 たずえば、ハラペノスの鉱倫はもずもず単䞀のASICチップを䜿甚するこずになっおいたが、4.5GH / sの宣蚀された性胜を達成するために、2぀のチップが必芁でした。 総消費電力は1GH / sあたり6Wでした。

そしお、16のすべおのコンベアの60のみが皌働しおおり、別の20には15のコンベアがあり、15には14のコンベアがあり、残りの5には12-13の皌動コンベアしかありたせん。



むンタヌネットぞの情熱



これらの出来事に照らしお、むンタヌネットフォヌラムで深刻なドラマが展開されたこずが完党に予想されたす。 数癟䞇ドルで䌚瀟に資金を提䟛した顧客は、配達の遅れの説明を求めたした。 さたざたな内蚳ず仕様の改良により、顧客は2013幎4月に初めお最初の機噚サンプルを受け取ったずいう事実に至りたした。 蚈画より5か月埌、実際の支払いからほが1幎埌。 2013幎8月たで、倧きな䟛絊遅延が存圚しおいたした。

BFLの顧客は、なんずか手に入れる前であっおも、賌入が急速に時代遅れになるず合理的に信じおいたした。 しかし、開発、補造、倧芏暡な玍品のタむミングに関する最初の予枬は、圓初から楜芳的でした。 特に、これがBFLの最初のASIC補品であるず考える堎合。 実際の日付は、この業界では非垞に兞型的なものであるこずが刀明したした。たずえば、Intelは最初のテストサンプルが登堎しおから玍入が開始されるたでに玄1幎かかりたす。

しかし、たったく兞型的ではないのは、BFLがこの間にクラむアントに提䟛した透明性のレベルです。 おそらく、これは事前泚文の資金調達モデルによるものです。 䞀方で、これは、BTCの採掘の難しさのスケゞュヌルを心配しお芋お、間違った銬を眮いたのではないかず心配しおいる顧客の間で、苛立ちず怒りの増加に぀ながりたした...



ASICMINER



この䌚瀟の掻動は、BFLが鉱倫の予玄泚文を受け入れ始めた7月に始たりたした。 同瀟は3人の䞭囜人垂民によっお蚭立されたした。圌らの動機の1぀は、BFLの競争を生み出し、BFLが鉱倫の唯䞀のサプラむダヌにならないようにするこずでした。 ASICMINERのビゞネス管理ぞのアプロヌチは、BFLがFPGAマむナヌの䟛絊で皌いだずいう確信を持っおいなかったため、BFLで䜿甚されおいたアプロヌチずは倧きく異なりたした。

たた、募金掻動がオンラむンフォヌラムを通じおのみ行われたこずも泚目に倀したす。 創蚭者は、ASICの開発蚈画を詳现に説明し、オンラむンコミュニティからの䜕癟もの質問に答えたした。その倚くは、技術゜リュヌションず財務の信頌性のビゞネスモデルの技術的な詳现を深く扱っおいたした。



7月18日たでに、䞭囜南郚の深セン垂で合法的に登録された䌚瀟が登録され、チップメヌカヌず契玄が締結され、チップ蚭蚈の開始に必芁な技術ファむルが受信されたした。 7月29日たでに、蚭蚈の最初のバヌゞョンの準備が敎いたした。これは、各チップに察しお1.25GH / sのパフォヌマンスを提䟛し、130 nmの技術プロセス、17.5 mm平方のチップ面積を提䟛するこずになっおいたす。 および消費電力13.3W。 130nmプロセステクノロゞヌが遞択されたのは、資本開発コストが玄15䞇ドルず䜎いためです。 投皿によるず、Verilog、VCSシミュレヌション、Verdiベヌスの合成、トレヌスず配眮甚のICコンパむラヌ、デザむンルヌルDRCのチェック甚のCalibreなど、暙準的な工業デザむンルヌトが䜿甚されたした。 これらの資金の䞀連のラむセンスは、米囜たたはペヌロッパのどこかで倚額の費甚がかかりたすが、䞭囜では、ラむセンスだけでなく劎働力もはるかに安䟡でした。



蚭蚈、配眮、トレヌスの最初の反埩が完了した8月䞊旬、同瀟はビットコむンで取匕されたGLBSEオンラむン取匕所で行われたIPOを通じお資金を集めるこずができたした。 䌚瀟の40䞇株のうち1株を0.1 BTCで売华するこずが提案されたが、株䞻には20䞇株を超えないようにした。 事業蚈画は、総容量が12TH / sの自瀟蚭備での採掘を開始し、チップたたは蚭備の顧客ぞの盎接販売を開始するこずでした。 利益は、䌚瀟のシェアに比䟋しお株䞻に分配されるこずになっおいたした。



IPOは8月27日に終了し、合蚈で163.962株が売华されたしたが、その時点では玄16䞇ドルでした。 興味深い事実は、ビットコむンの為替レヌトずチップ補造工堎のサヌビスに察する支払いの必芁性に関連するリスクを最小限に抑えるために、この段階での株䞻の投祚がすでにIPO䞭に収集された8000BTCから䞀般通貚ぞの倉換を決定するために䜿甚されおいたこずです。

9月22日に、チップの最終仕様が公開されたした1.05V、335MHz、6x6 mm。 GH / sパフォヌマンスで4.2W。 チップ蚭蚈は、FPGAマむナヌで以前に䜿甚されたオヌプンな蚭蚈をほが繰り返したしたが、呚波数が高く、消費電力が䜎く、䜕倍も安䟡です。



10月6日、GLBSE取匕所は、創業者間のハッキングず意芋の盞違により閉鎖されたした。 株䞻に関する情報は取匕所によっお匿名で保存されおいたため、ASICMINERの代衚者はもはや株䞻が誰であるかを知りたせんでした。 IPO䞭に調達された資金の䞀郚が取匕所の口座に詰たっおいるずいう事実により、状況は悪化したした。 時間が経぀に぀れお、電子メヌルやその他の文曞に基づいお、玄15䞇株の所有者を埩元するこずが可胜になりたした。 2か月かかりたした。

10月14日たでに生産プロセスが開始され、10月31日たでに最初のりェヌハがメタラむれヌション段階に達し、その埌りェヌハが個別のチップに切断されたした。 しかし、工堎は他の倧口泚文のために生産を遅らせ、最初に完成したチップは12月28日にのみ登堎したした。



2月14日、ASICMINERが皌働させた鉱倫の合蚈凊理胜力は2TH / sに達したした。 将来、力は増加しただけでしたが、あらゆる皮類の問題がないわけではありたせん。

最埌に、同瀟は機噚の盎接販売を開始したした。 最初は、玄60個の「ブレヌド」が販売されたした。そのチップは、50-75ビットコむン玄5K-7.5Kの䟡栌で10.7GH / s @ 83Wを提䟛したした。 その埌、同瀟はBlock Erupterず呌ばれるUSBスティックマむナヌを開発したした。 単䞀のASICチップを搭茉したマむナヌは、圓初2BTCで販売されおいたしたが、䟡栌は急速に䞋萜しおいたした。 今では、Amazonで50〜60ドルの地域で芋぀けるこずができたす。





それぞれが330 MH / sたたはAMD 7970 GPUの玄半分のパフォヌマンスを提䟛するブロック噎火噚のアレむ党䜓を備えたUSBハブ゜ヌス



アバロン



むンタヌネットを介した盎接のプリセヌルスを通じお投資を誘臎するこずができた別の䌚瀟。 圌女の話はあたり面癜くないので、あたり時間をかけたせん。 この䌚瀟が補造するASICは110nm TSMCプロセステクノロゞヌを䜿甚し、各4x4 mmチップには単䞀のSHA256コンベアが含たれ、暙準玍品は4Uフォヌムファクタヌの3぀の「ブレヌド」の衚面にマりントされた300チップで構成されたす。 ASICMINERず同様、同瀟は䞭囜にありたす。

最初は、66GH / s @ 600Wのパフォヌマンスず1299ドルの䟡栌でマむナヌに泚文が出されたした。 次に、USBスティック圢匏のマむナヌが登堎したした。 そしお珟圚、同瀟は55nmテクノロゞヌを備えたASICを開発しおいたす。



ビットコむンハヌドりェアスケヌリング



珟圚、倚くの鉱業愛奜家が、28ナノメヌトル以䞋の技術を䜿甚しお補造される鉱倫を事前泚文しおいたす。 これは論理的な疑問を提起したす-ビットコむンマむナヌチップは補造プロセスに埓っおどれだけスケヌラブルです。 ダヌクシリコンの問題により、次䞖代チップのパフォヌマンスの改善は、プロセスの各ステップの゚ネルギヌ効率が玄1.4倍に制限されるこずが刀明しおいたす。 ビットコむンマむナヌのロゞックは、クリスタルメモリヌがほずんど完党に存圚せず、回路のすべおの芁玠のアクティビティが高いため、ダヌクシリコンではほが最悪であり、マルチコアやGPUよりもさらに悪いものです。 ぀たり たずえば、進行が10nmで止たった堎合、65nmチップず比范しおパフォヌマンスが玄6.5倍しか向䞊しないこずが予想されたす。 BFLが゚ネルギヌ制限のためにチップの呚波数を䜎くしなければならなかったずいう話は、「蚱可された」ダヌクシリコンの枠組みから抜け出そうずする詊みが今どのように぀ながるかを瀺しおいたす。



鉱山劎働者の䞖代がASICに急速に倉わった埌、その埌の䞖代の鉱山劎働者の違いは、叀い鉄をすぐに匕退させるほど倧きくはありたせん。 PCずの完党な類䌌性-90幎代半ばに生産性の䌞びが2〜3幎でトップの鉄をゎミに倉えた堎合、5幎前のハヌドりェアは非垞に良さそうです。 ASICメヌカヌにずっお、これは生産性ではなく゚ネルギヌ効率の远求を意味したす。 そしお、マむニング愛奜家のグルヌプの䞭で、最も安い電力にアクセスできる人が最も利益を埗るでしょう。 珟圚、叀い採掘蚭備を買い取っお運甚に戻す堎合がありたす。たずえば、発電所の近くでは、電気料金が郜垂のものよりはるかに䜎い堎合がありたす。



゚ネルギヌ効率の最適化



65nm BFLチップは、GH / sあたり玄5.5Wを消費したす。 130nm-ASICMINERおよび110nm-Avalonチップの堎合、これらの数倀はそれぞれ8Wおよび9Wです。 デナヌドの法則によるず、14nmに切り替えるず、消費電力が65/14 = 4.6倍、GH / sで最倧玄1W枛少するず予枬できたす。

本圓だ ASICマむナヌの第1䞖代はFPGAからASIC時代ぞの移行を目指しおいたため、パフォヌマンスを犠牲にせず、面積を増加させずに消費電力を削枛するために、アヌキテクチャず回路をさらに最適化する倧きな可胜性がありたす。 このような最適化には、いく぀かの電圧レベルの䜿甚、トリガヌのラッチぞの眮き換え、たたは自己同期回路を䜿甚しおクロッキングで無駄になる゚ネルギヌを節玄するこずも含たれたす。 専門家の掚定によるず、䜿甚されるプロセス技術の䞀郚ずしお゚ネルギヌ消費を削枛する可胜性は少なくずも4倍ありたす。



基本的な最適化に加えお、ダヌクシリコンに特城的な倚くの改善があり、ASICマむナヌは玠晎らしいものです。 たずえば、しきい倀に近い電圧レベルの䜿甚NTV-しきい倀に近い電圧。 スタティックメモリが䞍足しおいるため、チップ内で長距離にわたっお信号を送信する必芁があるため、ここで消費電力がさらに5倍削枛されるこずが期埅できたす。

たた、SHA256のハヌドりェア実装は非垞に単玔であるため、今日のメモリチップずロゞックに䜿甚されるさたざたなプロセスずの類掚により、鉱倫向けの特殊な補造プロセスを想像できたす。



結論の代わりに



ビットコむンマむナヌの開発により、ASICに基づいた特殊な゜リュヌションが出珟したした。 倧䌁業からのサポヌトなし。 ナヌザヌは自分で組織し、゜フトりェアずハ​​ヌドりェアの開発に資金を提䟛し、リスクず䞍信を克服し、ビゞネスプランを評䟡し、非垞に少ない予算で高䟡なチップを䜜成するタスクに察凊したした。 これは私たちの時代では前䟋のないこずであり、最新䞖代のマむクロチップを䜜成する取り組みの評䟡は1億ドルから始たり、専門チップの数は幎々枛少しおいたす。

これからどのような教蚓を孊ぶこずができたすか 特定のタスク甚のチップの䜜成はどのような条件䞋で本圓に可胜ですか これに関するいく぀かの考え。



カスタムチップは、「濃床テスト」に合栌した堎合、量産ず比范しお最も競争力がありたす。特殊なチップを䜿甚する利点は、システムの他のコンポヌネントではなく、そのチップにあるはずです。 ビットコむンの堎合、収益性はチップの盎接的な特性です。 電力䟡栌などのいく぀かの远加芁因のみ。



蚈算が非垞に䞊列であり、特殊な実装が汎甚システムの同等のコヌドよりもはるかに小さい堎合、ASICはパフォヌマンスを飛躍させるのに適した遞択肢です。



奇劙なこずに、倧孊で行われた研究は、ASICマむナヌの開発においお非垞にささやかな圹割を果たしたした。 これには説明がありたす。 第䞀に、倧孊の研究は最新の生産技術に向けられおおり、䞍安定であるため迅速な䜿甚には適しおいない。 第二に、倧孊はCADに無料でアクセスでき、数千䞇ドルの䟡倀があり、非営利目的でのみラむセンスされおいたす。 これは、倧孊の卒業生が、ラむセンスに䟵入するこずなくハヌドりェアを安䟡に䜜成する方法を知らないこずを意味したす。



垂堎投入たでの時間は、䜿甚するプロセスの新芏性に反比䟋したす。 130nmが最初に衚瀺され、65nmが埌で衚瀺されたす。 ASICの䜿甚が実際に利益をもたらす堎合、䜿甚されるプロセステクノロゞヌに倧きな違いはありたせん。 しかし、時間は非垞に重芁です。



投資資本も重芁な圹割を果たしたせんでした。 鉄のスタヌトアップは高䟡すぎお時間がかかりすぎるず広く信じられおいるためです。 ナヌザヌはキックスタヌタヌのようなサむトに頌るこずなく、プロゞェクトに資金を提䟛するこずができたした。



Bitcoinマむニングマシンには、人々にずっおの䟡倀に぀いお非垞に匷力で理解しやすい説明がありたす。「マむナヌを賌入するず、たくさんのお金がもたらされたす」。 さらに、このアむデアは、以前の䞖代の鉱倫ですでにテストされおいたす。



開発䌚瀟のうち2瀟が䞭囜に行き、そこにいたした。 シリコンバレヌは進歩の最前線にいるこずで知られおいたすが、小さな予算での䜜業のほずんどはアゞアで行われおいたす。 劎働ずラむセンスぞの安䟡なアクセスが重芁な圹割を果たしたす。 米囜のASICMINERが䜿甚する蚭蚈ルヌトは、各開発者のラむセンスに40䞇ドルかかりたす。



ハヌドりェアの革新を実珟するには、倚くの新しいアむデアを䜎コストで詊す必芁がありたす。 しかし、珟代の半導䜓産業は、この方向から高䟡で非垞に高䟡なチップぞず移行しおいたす。 その結果、「半導䜓」スタヌトアップは事実䞊存圚せず、リスクのある革新的なアむデアを探求できる分野は事実䞊ありたせん。 アむデアがないからではなく、非垞に高䟡だからです。 同時に、劎働垂堎でのハヌドりェア゚ンゞニアの需芁は枛少しおおり、若いスペシャリストはより高い絊䞎を埗るために゜フトりェア䌚瀟に向けお出発しおいたす。

これず䜕か関係がありたす。



All Articles