東芝が新しい省エネトリガーを開発

40 nm CMOSプロセスに基づいて、新しい省エネトリガー回路が開発されています。 その使用は、モバイルデバイスのエネルギー消費を削減します。 調査によると、新しいスキームでは、電力消費が77％少なく、ワイヤレスモジュールの消費電力の削減は24％でした。



トリガー（フリップフロップ）は、バイナリコードビットの信頼性の高い保存のためにコンピューターレジスタで広く使用されている電子回路です。 トリガーには2つの安定状態があり、1つはバイナリ1に対応し、もう1つはバイナリ0に対応します。 典型的な「システムオンチップ」は、10万から1000万のトリガーを使用しますが、これは設計に必要な部分です。 回路に沿って信号を送信するために、通常のトリガーが同期バッファーに統合されています。



伝統的なパターン





エネルギーを節約するために、東芝は標準トリガーの構造を変更し、同期バッファーを削除しました。 このアプローチは、データ記録回路とトリガー内の回路の状態との間で情報を分散させる問題を引き起こします。東芝は、トリガーに適応リンク回路を追加することで克服しました。 nMOSとpMOSトランジスタの組み合わせが弱くなる

電流の衝突。



新しい構成





適応結合回路の追加にもかかわらず、基本構成の全体的な簡素化により、トランジスタの数が24から22に減少し、セル面積は従来のトリガーよりも小さくなります。