जावा मल्टीकोर प्रोग्रामिंग: व्याख्यान # 1

शुभ दोपहर

15 मई को, "जावा में मल्टीकोर प्रोग्रामिंग" पाठ्यक्रम का पहला वेबिनार (16 में से) आयोजित किया गया था । यहां मैं व्याख्यान में उल्लिखित सामग्रियों को प्रकाशित करना चाहूंगा: स्रोतों , शर्तों , चित्रों , असाइनमेंट के लिंक । शायद कोई उन्हें अपने लिए उपयोगी समझेगा।



मैं ऑनलाइन शिक्षा प्लेटफॉर्म udemy.com (कौरसेरा / एडएक्स के समान) पर जावा डेवलपर्स कोर्स के लिए स्काला भी सिखाता हूं।

परिचय

• मूर का नियम
• हर्ब सटर, "द फ्री लंच इज ओवर"
• अमदाल का नियम

"आयरन"

निम्न स्रोतों में "चित्र देखना" सार्थक है

• "हर प्रोग्रामर को मेमोरी के बारे में क्या पता होना चाहिए"
• "द नेचुरल ऑफ़ द नेहेल प्रोसेसर एंड नेहेलम-ईपी एसएमपी प्लेटफ़ॉर्म"
• "मेमोरी संगति और कैश जुटना पर एक प्राइमर"

ट्यूटोरियल

मौरिस हेरलहि, नीर शाविट, "द आर्ट ऑफ़ मल्टीप्रोसेसर प्रोग्रामिंग" : "हार्डवेयर बेसिक्स" पृष्ठ 469-482

"चित्र"

स्मृति पदानुक्रम # 1





मेमोरी पदानुक्रम # 2





मेमोरी पदानुक्रम # 3





अलग-अलग मेमोरी स्तरों तक विशिष्ट पहुंच बार





विशिष्ट प्रोसेसर रजिस्टर के उदाहरण





कैश नियंत्रकों की योजनाबद्ध बातचीत





गलत बंटवारा: कोड





गलत बंटवारा: प्रभाव (नकारात्मक मापनीयता)





कोर, कैश और डेटा के बीच खराब मिलान





कोर, कैश और डेटा के बीच अच्छा मेल

मामले

मामले

सीपीयू, कोर, मल्टीकोर युग, मेमोरी वॉल, मेमोरी पदानुक्रम, रजिस्टर, L1 / L2 / L3 कैश, कैश लाइन, गलत शेयरिंग, मेमोरी पेडिंग, कैश प्रदूषण, कैश मिस, एसएमपी, एनयूएमए, मल्टीटाकेट, थ्रेड एफिनिटी



शब्दों में क्या पढ़ें

- मैकेनिकल सिम्पैथी: "सीपीयू कैश फ्लशिंग फॉलसी"

- मैकेनिकल सिम्पैथी: "मेमोरी एक्सेस पैटर्न महत्वपूर्ण हैं"

- मैकेनिकल सिम्पैथी: "गलत शेयरिंग"

- मैकेनिकल सिम्पैथी: "गलत शेयरिंग और& जावा 7"

- रुसलान चेरामिन: "गलत साझाकरण"

- रुस्लान चेरामिन: "कैश सुसंगतता # 3: झूठी साझाकरण"

- रुसलान चेरामिन: "कैशिंग हैशिंग को कैसे प्रभावित करता है"

व्याख्यान # 1 के लिए असाइनमेंट

एक उपयोगिता वर्ग (विकल्प ए में या दोनों विकल्पों (ए और बी)) में लिखें जो निम्नलिखित प्रोसेसर विशेषताओं को लौटाता है

- कैश लाइन का आकार

- कैश की संख्या और आकार (L1, L2, L3)

- कोर की संख्या

- एसएमपी या नुमा आर्किटेक्चर को परिभाषित करता है

ए) "सॉफ़्टवेयर प्रयोगों की स्थापना" द्वारा। यह लेख "प्रोसेसर कैश इफेक्ट्स की गैलरी" को पढ़ने के लिए अनुशंसित है (व्याख्यान # 2 में हम लेख से उदाहरणों का विश्लेषण करेंगे और समस्या को हल करने के तरीकों की रूपरेखा तैयार करेंगे)

बी) ऑपरेटिंग सिस्टम एपीआई कॉल के लिए जेएनए का उपयोग करके

public class HardwareSpy { public int cacheLineSize() {...} public int cacheL1Size() {...} // -1  ,   L1 public int cacheL2Size() {...} // -1  ,   L2 public int cacheL3Size() {...} // -1  ,   L3 public int coreCount() {...} public int isSMP() {...} public int isNUMA() {...} }
      
      

        
        
        
      

    
        
        
        
      
      

        
        
        
      

    
     

संपर्क विवरण

वेबिनार, वीडियो रिकॉर्डिंग, कार्यक्रमों का स्रोत कोड और कार्यों का सत्यापन केवल उन लोगों के लिए उपलब्ध है जो पाठ्यक्रम के लिए पंजीकरण करते हैं।



मैं जावा प्रशिक्षण ऑनलाइन करता हूं (यहां प्रोग्रामिंग पाठ्यक्रम हैं ) और जावा कोर कोर्स के रीडिजाइन के भाग के रूप में प्रशिक्षण सामग्री का हिस्सा प्रकाशित करता हूं। आप YouTube चैनल पर दर्शकों के व्याख्यान की वीडियो रिकॉर्डिंग देख सकते हैं, शायद इस लेख में चैनल का वीडियो बेहतर व्यवस्थित है।



स्काइप: गोलोवचक्र्स

ईमेल: GolovachCourses@gmail.com