💇🏼 🏀 🧖🏾 ट्रांसेक्शनल मेमोरी: इतिहास और विकास 🤰 🥀 🤜🏼

परिभाषा

समानांतर प्रोग्रामिंग मुश्किल है। साझा मेमोरी के साथ सिस्टम का उपयोग करते समय, साझा संसाधन (मेमोरी) के समानांतर प्रक्रियाओं / थ्रेड्स के उपयोग के सिंक्रनाइज़ेशन के साथ तिरस्कृत नहीं किया जा सकता है। ऐसा करने के लिए, उपयोग करें:

ताले (म्यूटेक्स);
लॉकिंग के बिना एल्गोरिदम (लॉकलेस, लॉक-फ्री);
लेन-देन की स्मृति।

ट्रांसएक्शनल मेमोरी प्रतिस्पर्धी थ्रेड्स को सिंक्रनाइज़ करने के लिए एक तकनीक है। यह निर्देश समूहों को परमाणु लेनदेन में अलग करके समवर्ती प्रोग्रामिंग को सरल बनाता है। प्रतिस्पर्धी धागे समानांतर ¹ में चलते हैं जब तक कि वे स्मृति के एक ही टुकड़े को संशोधित करना शुरू नहीं करते। उदाहरण के लिए, एक लाल-काले पेड़ (हेडर में एनीमेशन) में नोड्स जोड़ने के संचालन कई थ्रेड्स में समानांतर में काम करने में सक्षम हैं।

छिपा हुआ पाठ

/* Move item from one list to another */ int move(list *from, list *to) { __transaction_atomic { node *n = pop(from); push(to, n); } }

ट्रांसेक्शनल मेमोरी का उपयोग करके प्रतिस्पर्धा को प्रबंधित करने के दृष्टिकोण को आशावादी कहा जाता है: हमारा मानना है कि थ्रेड एक दूसरे से स्वतंत्र रूप से काम करते हैं और दुर्लभ मामलों में समान डेटा को बदलते हैं। इस स्थिति में, अधिकांश लेनदेन सफलतापूर्वक पूर्ण हो जाते हैं। इसके विपरीत, लॉक-आधारित दृष्टिकोण निराशावादी हैं: हम मानते हैं कि धागे हमेशा संघर्ष करेंगे और हमेशा उन्हें एक ही समय में महत्वपूर्ण खंड में रहने के लिए मना करेंगे।

यदि डेटा विरोध होता है, तो लेनदेन रद्द कर दिया जाता है। लेन-देन को रद्द करना उन क्रियाओं को रद्द करने की ओर ले जाता है जो लेन-देन के दौरान किए गए थ्रेड होते हैं। इसके बाद, लेन-देन को आमतौर पर फिर से शुरू किया जाता है, या "आपातकालीन निकास" के रूप में पहले से निर्दिष्ट फ़ंक्शन को कहा जाता है, सबसे अधिक बार ताले के उपयोग के लिए एक रोलबैक।

लेन-देन स्मृति के पेशेवरों:

उपयोग की सापेक्ष आसानी (लेन-देन ब्लॉक में पूरे तरीकों का निष्कर्ष);
ताले और गतिरोध की पूर्ण अनुपस्थिति;
समवर्ती के स्तर में वृद्धि, और इसलिए उत्पादकता।

लेन-देन की स्मृति एक चांदी की गोली नहीं है। इसके नुकसान भी हैं:

अनुचित उपयोग के परिणामस्वरूप प्रदर्शन में गिरावट और गलत संचालन हो सकता है;
सीमित उपयोग - जो संचालन पूर्ववत नहीं किया जा सकता, उसे लेनदेन में नहीं किया जा सकता है;
डिबगिंग जटिलता - एक लेनदेन के अंदर एक ब्रेकपॉइंट डालना असंभव है।

तकनीक का जन्म

दशकों से डेटाबेस लेनदेन होता रहा है। पहली बार, डेटाबेस की दुनिया से समानांतर प्रोग्रामिंग की दुनिया में लेनदेन को स्थानांतरित करने का विचार 1980 के दशक में पैदा हुआ। प्रौद्योगिकी मौरिस हेरली , रवि रजवार , नीर शविट को विकसित और लोकप्रिय बनाया गया। प्रारंभिक अध्ययनों से सुझाव दिया गया कि ट्रांसेक्शनल मेमोरी के हार्डवेयर कार्यान्वयन जो कि अगले 30 वर्षों तक पैदा होने के लिए नियत नहीं थे

1990 के दशक में, प्रौद्योगिकी का पहला सॉफ्टवेयर कार्यान्वयन सामने आया, हार्डवेयर कार्यान्वयन 2000 के दशक में वापस खींच लिए गए।

सॉफ्टवेयर कार्यान्वयन (सॉफ्टवेयर लेनदेन मेमोरी, एसटीएम)

सॉफ्टवेयर लेनदेन स्मृति के कई कार्यान्वयन के बीच, मैं चार को उजागर करना चाहूंगा। उदाहरण गितुब पर उपलब्ध हैं: JIghtuse / tm-प्रयोगों ।

Clojure

क्लोजर एकमात्र ऐसी भाषा है जिसका कोर ट्रांसेक्शनल मेमोरी का समर्थन करता है। मुख्य एसटीएम निर्माण ref

(डेटा का एक संदर्भ जिसके माध्यम से डेटा केवल एक लेन-देन में बदल जाता है) और dosync

(लेनदेन ब्लॉक)।

क्लोजर में एसटीएम के दृष्टिकोण को मल्टीवर्जन कंसीलर कंट्रोल (एमवीसीसी) कहा जाता है: लेनदेन में उपयोग किए जाने वाले डेटा के कई तार्किक संस्करण संग्रहीत होते हैं। लेन-देन के दौरान, धारा उस समय डेटा के स्नैपशॉट का निरीक्षण करती है जब यह शुरू हुआ था।

छिपा हुआ पाठ

लिंक संस्करण आरेख एक क्लोजर लेनदेन में।

लेन-देन 1 और 2 एक ही समय में शुरू होते हैं, ref v0

संस्करण की एक प्रति प्राप्त करते हैं। लेन-देन के अंदर, डेटा प्रोसेसिंग है जो ref

के मूल्य को बदलता है। पहला लेनदेन पहले समाप्त होता है और ref

नए मूल्य के ref

को अपडेट करने की दौड़ जीतता है। फिर दूसरा लेन-देन समाप्त होता है, और ref

को अपडेट करने का प्रयास विफल हो जाता है (आरेख में लाल तीर), क्योंकि ref

का संस्करण वह नहीं था जो अपेक्षित था। इस मामले में, लेन-देन को फिर से शुरू किया जाता है, ref

के नए संस्करण की एक प्रति प्राप्त होती है। चूंकि कोई अन्य लेन-देन ref

को बदलने की कोशिश नहीं करता है, इसलिए दूसरी बार, लेनदेन 2 सफलतापूर्वक पूरा होता है।

लेन-देन 3 में गणना ref

के मूल्य को नहीं बदलती है, इसलिए पुनरारंभ नहीं कहा जाता है और यह सफलतापूर्वक पूरा होता है।

बैंक खातों के बीच निधियों के हस्तांतरण का एक उदाहरण देखें:

छिपा हुआ पाठ

कार्यक्रम एक ही धागे पर चलता है, लेकिन धागा सुरक्षित है।

 (def account1 (ref 100)) (def account2 (ref 0)) ;     'ref'  (deref refname): (deref account1) 100 ; @refname -  (deref refname) @account2 0 (defn transfer [amount from to] (dosync (alter from - amount) (alter to + amount))) (transfer 100 account1 account2) 100

प्रतिस्पर्धात्मकता का उपयोग करने के लिए विकल्प हैं जिसमें पर्यावरण को अतिरिक्त प्रदर्शन प्राप्त करने के लिए "आराम" करने की अनुमति है। उदाहरण के लिए, कल्पना करें कि आप दिन के लिए लेनदेन लॉग रखते हैं। लॉग में लेनदेन का क्रम महत्वपूर्ण नहीं है यदि आप जानते हैं कि अंतिम शेष राशि सही होगी। यदि आपको $ 100 और $ 50 की दो किस्तें मिलती हैं, तो वे जिस क्रम में जर्नल में दिखाई देते हैं, वह मायने नहीं रखता है। दो लेन-देन से योगदान सराहनीय है, और क्लोजर सिर्फ इस तरह के मामले के लिए एक प्रतिस्पर्धी commute

संचालन प्रदान करता है।

छिपा हुआ पाठ

 (defn log-deposit [account amount] (dosync (println "Depositing $" amount " into account, balance now: " (commute account + amount)))) (def myaccount (ref 0)) (log-deposit myaccount 100) (log-deposit myaccount 50) ; (as good as) equivalent to (log-deposit myaccount 50) (log-deposit myaccount 100)

हास्केल

हास्केल का लेन-देन मेमोरी एसटीएम लाइब्रेरी में निहित है, जो हास्केल प्लेटफॉर्म का हिस्सा है। कार्यक्रम के संकलन के चरण में लेन-देन के प्रकारों का गलत उपयोग निर्धारित किया जाता है।

हास्केल में एक शक्तिशाली प्रकार की प्रणाली है। भाषा साइड इफेक्ट्स और शुद्ध कार्यों के साथ कार्यों को अलग करती है। IO t

प्रकार के किसी भी मूल्य को एक क्रिया कहा जाता है। हास्केल में परमाणु क्रिया करने के लिए, क्रिया शब्द से पहले परमाणु द्वारा की जाती है। एक तर्क के रूप में कार्रवाई के साथ एटोमिकली दो गारंटी देता है:

परमाणु - atomically act

का प्रभाव अन्य प्रवाह को तुरंत और उसकी संपूर्णता में दिखाई देगा। कोई भी अन्य धारा परमाणु क्रिया के अंदर की अवस्था को नहीं देख पाती है, केवल अंतिम अवस्था होती है।
अलगाव - एक atomically act

कॉल के दौरान atomically act

एक्शन क्रिया अन्य थ्रेड्स से पूरी तरह से स्वतंत्र रूप से की जाती है। यह स्टार्टअप पर दुनिया की स्थिति को दूर करता है और उस राज्य में चलता है।

atomically

, atomically

प्रकार का होता है atomically :: STM a -> IO a

। टाइप STM a

ए की कार्रवाई एक तर्क है। IO

क्रिया की तरह, STM

क्रिया के दुष्प्रभाव होते हैं, लेकिन उनकी सीमा अधिक संकीर्ण होती है। असल में, STM

कार्रवाई लेनदेन चर को लिखती है या पढ़ती TVar a

:

readTVar :: TVar a -> STM a
writeTVar :: TVar a -> a -> STM ()

बैंक खातों के बीच फंड ट्रांसफर करने के एक उदाहरण पर विचार करें।

छिपा हुआ पाठ

 import System.IO import Control.Concurrent.STM --          TVar   type Account = TVar Int withdraw :: Account -> Int -> STM () withdraw acc amount = do bal <- readTVar acc writeTVar acc (bal - amount) deposit :: Account -> Int -> STM () deposit acc amount = withdraw acc (- amount) transfer :: Account -> Account -> Int -> IO () --  'amount'   'from'   'to' transfer from to amount = atomically (do deposit to amount withdraw from amount) showAccount :: Account -> IO Int showAccount acc = atomically (readTVar acc) main = do from <- atomically (newTVar 200) to <- atomically (newTVar 100) transfer from to 50 v1 <- showAccount from v2 <- showAccount to putStrLn $ (show v1) ++ ", " ++ (show v2) --   "150, 150"

स्काला

स्काला (स्कालास्टएम) के लिए एसटीएम कार्यान्वयन हास्केल और क्लूजुर में कार्यान्वयन से प्रेरित था। Scala के अलावा, ScalaSTM को Java और Clojure से कहा जाता है। कार्यान्वयन समानांतर कार्यक्रमों को लिखने के लिए लोकप्रिय अक्का ढांचे में उपयोग किया जाता है।

ScalaSTM एक Ref

सेल प्रदान करता है जिसे विशेष रूप से एक लेनदेन के भीतर संशोधित किया जाता है। अपरिवर्तनीय वस्तुओं और Ref

पर आधारित डेटा संरचनाएं कई थ्रेड द्वारा उपयोग की जाती हैं।

ट्रांसेक्शनल मेमोरी का उपयोग करके एक डबल लिंक थ्रेड-सुरक्षित सूची को लागू करने पर विचार करें। दुर्भाग्य से, मैं स्काला पर एक उदाहरण एकत्र करने में सक्षम नहीं था, मैं इस पाठ को पाठक पर छोड़ता हूं।

छिपा हुआ पाठ

Github पर पूर्ण उदाहरण: github.com/nbronson/scala-stm/blob/master/src/test/scala/scala/concurrent/stm/examples/ConcurrentIstList.scala

एक साझा संरचना को लागू करने के लिए, अगले और पिछले नोड्स के लिए पॉइंटर्स को थ्रेड सुरक्षित बनाया जाता है। यदि कोई संभावना है कि एक धागा उसी समय एक चर लिखता है जब दूसरा उस तक पहुंचता है (पढ़ता है या लिखता है), तो Ref

उपयोग करें। सूची नोड के लिए एक वर्ग को परिभाषित करें और सूची के प्रमुख को प्रारंभ करें। सूची परिपत्र है: जब बनाते हैं, तो सूची सूची इंगित करती है। ये संकेत कभी भी null

नहीं होते हैं।

 import scala.concurrent.stm._ class ConcurrentIntList { private class Node(val elem: Int, prev0: Node, next0: Node) { val isHeader = prev0 == null val prev = Ref(if (isHeader) this else prev0) val next = Ref(if (isHeader) this else next0) } private val header = new Node(-1, null, null)

यदि x

Ref

, तो x()

x

में संग्रहीत मान प्राप्त करता है, और x() = v

इसे v

बराबर सेट करता है।

Ref

केवल परमाणु ब्लॉक (लेनदेन) के अंदर पढ़े और लिखे जाते हैं। यह संकलन समय पर जांचा जाता है। निम्नलिखित एक लेनदेन के उपयोग को दर्शाता है।

 def addLast(elem: Int) { atomic { implicit txn => val p = header.prev() val newNode = new Node(elem, p, header) p.next() = newNode header.prev() = newNode } }

स्काला कई प्रोग्रामिंग प्रतिमानों के विचारों को एक साथ लाता है। यह आश्चर्य की बात नहीं है कि लेनदेन स्मृति के क्षेत्र में, भाषा में मूल प्रौद्योगिकियां हैं। पूर्वोक्त अक्का ढांचा एजेंटों और लेनदेन एजेंटों का उत्पादन करने के लिए अभिनेताओं और व्यवहारिक स्मृति की क्षमताओं को एकीकृत करता है जो अंत में उनके दिमाग को उड़ा देगा।

C / C ++ (GCC 4.7+)

4.7 संस्करण के साथ शुरू, जीसीसी लेनदेन स्मृति का समर्थन करता है। कार्यान्वयन एक लिबिटम रनटाइम लाइब्रेरी है, -fgnu-tm (-mrtm, -mhle) ध्वज संकलन के लिए निर्दिष्ट है। लाइब्रेरी को C ++ के लिए ट्रांसेक्शनल कंस्ट्रक्शन के मसौदे पर एक नज़र के साथ विकसित किया गया था (मानक में किसी भाषा को शामिल करने का प्रस्ताव है)।

अधिकांश हार्डवेयर लेनदेन स्मृति कार्यान्वयन सबसे बड़े प्रयास के सिद्धांत का उपयोग करते हैं। इसलिए, व्यावहारिक कार्यान्वयन हार्डवेयर और सॉफ़्टवेयर लेनदेन स्मृति तकनीकों के संयोजन का उपयोग करते हैं। ऐसी प्रणालियों को हाइब्रिड ट्रांजेक्शनल मेमोरी सिस्टम कहा जाता है। इनमें विशेष रूप से, जीसीसी का कार्यान्वयन शामिल है।

कीवर्ड भाषा में दर्ज किए गए हैं:

__transaction_atomic { … }

- एक संकेत है कि कोड ब्लॉक एक लेनदेन है;
__transaction_relaxed { … }

- एक संकेत है कि ब्लॉक के अंदर असुरक्षित कोड दुष्प्रभाव पैदा नहीं करता है;
__transaction_cancel

- स्पष्ट लेन-देन रद्द करना;
attribute((transaction_safe))

- लेनदेन-सुरक्षित कार्य का एक संकेत;
attribute((transaction_pure))

- साइड इफेक्ट्स के बिना एक फ़ंक्शन का संकेत।

C में ट्रांसेक्शनल मेमोरी के उपयोग को प्रदर्शित करने के लिए, हम प्रतिस्पर्धी थ्रेड्स में डेटा के एक हिस्टोग्राम को पॉप्युलेट करेंगे।

छिपा हुआ पाठ

Github पर पूर्ण कार्यान्वयन: github.com/JIghtuse/tm-experiments/blob/master/histogram/src/hist.c

हिस्टोग्राम अपडेट चक्र प्रति एक लेनदेन ब्लॉक का उपयोग किया जाता है। रनटाइम लाइब्रेरी (या हार्डवेयर) निर्धारित करेगा कि कब और कौन से लेनदेन को पुनरारंभ करना है।

 #ifdef _USE_TSX __transaction_atomic { #endif for (i = 0; i < d->sz; ++i) { struct pixel p = d->pixels[i]; unsigned int luminance = rY * p.red + gY * p.green + bY * p.blue; #if defined _USE_TSX ++histogram[luminance/BORDER]; #elif defined _USE_MUTEX pthread_mutex_lock(&mut); ++histogram[luminance/BORDER]; pthread_mutex_unlock(&mut); #endif } #ifdef _USE_TSX } #endif

हार्डवेयर कार्यान्वयन (हार्डवेयर ट्रांसेक्शनल मेमोरी, HTM)

केवल हाल ही में व्यवहारिक स्मृति के हार्डवेयर कार्यान्वयन दिखाई देने लगे हैं।

सन रॉक (SPARC v9) 2007-2008

सन माइक्रोसिस्टम्स से रॉक माइक्रोप्रोसेसर ट्रांजैक्शनल मेमोरी के लिए हार्डवेयर सपोर्ट वाला पहला माइक्रोप्रोसेसर था। 64-बिट प्रोसेसर आर्किटेक्चर SPARC v9 में 16 कोर थे।

2007 में, कंपनी ने प्रौद्योगिकी सहायता की घोषणा की। ट्रांसेक्शनल मेमोरी के संचालन के लिए, दो नए निर्देश, chkpt

और commit

और एक नया cps

स्टेटस रजिस्टर जोड़ा गया। लेन-देन शुरू करने के लिए chkpt <fail_pc>

उपयोग किया chkpt <fail_pc>

और लेनदेन को पूरा commit

लिए commit

स्टेटमेंट का उपयोग किया गया था। जब कोई लेन-देन रद्द कर दिया गया था, तो संक्रमण <fail_pc>

, इस समय कैंसलेशन के कारण को निर्धारित करने के लिए cps

रजिस्टर की जांच करना संभव था। डेटा संघर्ष, टीएलबी मिसेज, इंटरप्ट, जटिल निर्देशों के कारण लेनदेन बाधित हुआ। हालांकि, कई मामलों में, रॉक प्रोसेसर में ट्रांसेक्शनल मेमोरी का उपयोग सिंक्रनाइज़ेशन फायदे प्रदान करता है।

2008 में, सन इंजीनियरों ने Transactional Memory Interface और Adaptive Transactional Memory Test Platform Simulator की शुरुआत की। ओरेकल द्वारा सूर्य के अधिग्रहण के बाद, रॉक परियोजना को बंद कर दिया गया था: “इस प्रोसेसर में दो अद्भुत गुण थे: यह अविश्वसनीय रूप से धीमा था और ऊर्जा की एक विशाल मात्रा का सेवन करता था। यह इतना गर्म था कि उन्हें कूलिंग प्रशंसकों के 12 इंच के शीर्ष पर रखना पड़ा, ताकि प्रोसेसर ज़्यादा गरम न हो। यह इस परियोजना को जारी रखने के लिए पागल होगा। ” ^२

आईबीएम ब्लूजेन / क्यू (पावरपीसी ए 2) 2011

BlueGene / Q आर्किटेक्चर के साथ Sequoia सुपर कंप्यूटर, लेन-देन स्मृति हार्डवेयर समर्थन के साथ पहली व्यावसायिक प्रणाली थी। प्रौद्योगिकी PowerPC A2 प्रोसेसर (PowerPC BQC 16C) के दूसरे स्तर के 32 एमबी कैश में संचालित होती है। कैश में डेटा "संस्करण" लेबल है, और कैश एक ही डेटा के कई संस्करणों को संग्रहीत करने में सक्षम है।

कार्यक्रम लेन-देन की शुरुआत के बारे में प्रोसेसर को सूचित करता है, अपना काम करता है और रिपोर्ट करता है कि लेनदेन पूरा होना चाहिए (कमिट)। यदि अन्य थ्रेड्स ने एक ही डेटा को बदल दिया - संस्करण बनाना - कैश लेनदेन को अस्वीकार कर देता है और थ्रेड इसे फिर से संचालित करने का प्रयास करता है। यदि डेटा का कोई अन्य संस्करण दिखाई नहीं देता है, तो डेटा को संशोधित किया जाता है और लेनदेन सफलतापूर्वक पूरा होता है।

पावरपीसी A2 में संस्करणपीसी तकनीक का उपयोग सट्टा निष्पादन के लिए भी किया जाता है। डेटा के नए संस्करण की प्रतीक्षा करने के बजाय, स्ट्रीम उपलब्ध डेटा के साथ गणना कर सकता है, सट्टा उपयोगी काम कर सकता है। यदि डेटा अपडेट के बाद समान था, तो कैश से स्ट्रीम पूरा (कमिट) काम करता है। प्रदर्शन अधिक है: थ्रेड ने अपने अंतिम मूल्य तक काम किया। अन्यथा, सट्टा कार्य के परिणाम खारिज कर दिए जाते हैं और प्रवाह सही मानों के साथ गणना करता है।

लेन-देन स्मृति समर्थन किसी तरह से उस सुविधा का तार्किक विस्तार है जो लंबे समय से पावरपीसी प्रोसेसर में मौजूद है - "लोड-लिंक / स्टोर-सशर्त", या एलएल / एससी। एलएल / एससी एक आदिम ऑपरेशन है जो सभी स्ट्रीम-सुरक्षित संरचनाओं के लिए बिल्डिंग ब्लॉक के रूप में उपयोग किया जा सकता है। एलएल / एससी - लोड-लिंक का पहला भाग - प्रोग्राम द्वारा मेमोरी से डेटा प्राप्त करने के लिए उपयोग किया जाता है। स्ट्रीम फिर डेटा को संशोधित करता है और स्टोर-सशर्त का उपयोग करके इसे मेमोरी में वापस लिखता है। यदि डेटा नहीं बदला है, तो कमांड सफल होता है। अन्यथा, प्रोग्राम शुरुआत से डेटा संचालन को दोहराता है।

स्टेरॉयड पर ट्रांजेक्शनल मेमोरी एलएल / एससी होती है: थ्रेड्स कई अलग-अलग मेमोरी क्षेत्रों पर एलएल ऑपरेशन करते हैं, और ट्रांजेक्शन पूरा होने का ऑपरेशन एटोमिक रूप से सभी मेमोरी क्षेत्रों को बदल देता है या ट्रांजैक्शन (जैसे एससी) को रद्द कर देता है।

हॉट चिप्स पर ट्रांसएक्शनल मेमोरी पर आईबीएम के काम की शुरुआत करने वाले रूड हारिंग ने स्वीकार किया कि कार्यान्वयन में कंपनी को कई गैर-तुच्छ चुनौतियों का सामना करना पड़ा। इसकी सभी जटिलता के लिए, कार्यान्वयन की सीमाएँ हैं: यह लेनदेन के लिए इंटरप्रोसेस समर्थन प्रदान नहीं करता है। समस्या Sequoia के लिए प्रासंगिक नहीं है और एक ही समय में हमें लेनदेन स्मृति का उपयोग करने से लाभ का अनुमान लगाने की अनुमति देता है।

आईबीएम zEnterprise EC12 (Z / आर्किटेक्चर) 2012

लेन-देन स्मृति निर्देशों का समर्थन करने वाला पहला वाणिज्यिक सर्वर। ट्रांसेक्शनल मेमोरी का उपयोग करते हुए, आईबीएम ने DB2 डेटाबेस में z196 मशीन पर 45% की प्रदर्शन वृद्धि और वर्चुअलाइज्ड सर्वर भार में पाया।

आईबीएम पावर 8 (पावर) 2013

पावर 8 मेमोरी कंट्रोलर ट्रांसेक्शनल मेमोरी का समर्थन करते हैं। लिनक्स कर्नेल में प्रौद्योगिकी के लिए समर्थन कर्नेल संस्करण 3.9 से दिखाई दिया।

Power8 में HTM के बारे में अधिक जानकारी नहीं थी, मुझे आशा है कि यह अभी भी प्रकट होता है।

इंटेल हैवेल (x86) 2013

2012 में, इंटेल ने x86 इंस्ट्रक्शन सेट में Transactional Syncrhonization Extensions (TSX) की शुरुआत की घोषणा की। एक्सटेंशन प्रोग्रामर को कोड के अलग-अलग वर्गों को लेनदेन के रूप में चिह्नित करने की अनुमति देता है।

2013 में, हसवेल प्रोसेसर की एक पीढ़ी के रिलीज के साथ, लेन-देन की स्मृति के लिए हार्डवेयर समर्थन पहली बार उपभोक्ता स्तर पर उपलब्ध हो गया।

हसवेल, L1 डेटा कैश पतों को ट्रैक करके कैश लाइन ग्रैन्युलैरिटी के साथ सेट पढ़ और लिखता है। संघर्ष कैश सुसंगतता प्रोटोकॉल का उपयोग करके निर्धारित किए जाते हैं। यह मानना तर्कसंगत है, क्योंकि लेनदेन के संघर्षों को निर्धारित करने और कैश सुसंगतता को बनाए रखने के कार्य बहुत करीब हैं: यदि मूल्य एक धागे में बदलता है, लेकिन दूसरों में नहीं, तो कुछ एमिस है।

TSX में दो भाग होते हैं। हार्डवेयर लॉक एलीशन (एचएलई) लॉक-आधारित प्रोग्रामों के लेन-देन कार्यक्रमों को सरल रूपांतरण प्रदान करता है, और परिणामस्वरूप प्रोग्राम मौजूदा प्रोसेसर के साथ पिछड़े संगत होंगे। प्रतिबंधित लेन-देन मेमोरी (RTM) लेनदेन स्मृति का अधिक पूर्ण कार्यान्वयन है।

हार्डवेयर लॉक एलीशन

HLE मेमोरी के एक सेक्शन को बदलने के लिए निर्देशों को थोड़ा संशोधित करता है। प्रौद्योगिकी उपसर्ग जोड़ता है - निर्देश जो किसी भी क्रिया को निष्पादित नहीं करते हैं, लेकिन अगले निर्देश की व्याख्या को बदलते हैं - ताला लेने के लिए और जारी करने के निर्देशों को संशोधित करने के लिए (XACQUIRE और XRELEASE, क्रमशः)।

लॉकिंग और अनलॉकिंग के बीच, प्रोसेसर मेमोरी को ट्रैक करता है जो स्ट्रीम पढ़ता और लिखता है। संघर्ष की स्थिति में - यदि दो थ्रेड्स एक डेटा को संशोधित करते हैं, या एक थ्रेड डेटा को पढ़ता है जो दूसरा लिखता है, तो प्रोसेसर लॉक होने पर लेनदेन को रद्द कर देता है। अन्यथा, निष्पादन सामान्य रूप से जारी रहता है।

इस प्रकार, HLE आमतौर पर स्वीकृत लॉक-आधारित कोड को आशावादी होने की अनुमति देता है। प्रत्येक थ्रेड यह मान लेगा कि उसे एक लॉक मिला है, जबकि अन्य थ्रेड्स एक साथ काम कर सकते हैं। जब तक यह सुरक्षित है, लेनदेन रद्द नहीं किया जाता है।

तकनीक गैर-एचटीएम प्रोसेसर के साथ पिछड़ी संगत है। लॉक प्रबंधन संचालन रहता है, लेकिन एक विशेष उपसर्ग के साथ। हसवेल प्रोसेसर उपसर्ग को ध्यान में रखेगा और लॉकिंग जोड़तोड़ के बजाय ट्रांसेक्शनल निष्पादन का उपयोग करेगा। कोई भी अन्य प्रोसेसर उपसर्ग की अनदेखी करेगा और पारंपरिक लॉक-आधारित व्यवहार का उपयोग करके लॉक को नियंत्रित करेगा। XACQUIRE और XRELEASE निर्देश पहले से मौजूद हैं, लेकिन विशिष्ट निर्देशों के साथ उपयोग किए जाने तक कोई मतलब नहीं है।

HLE आपको ऐसे प्रोग्राम और ऑपरेटिंग सिस्टम लिखने की अनुमति देता है जो हैसवेल पर लेन-देन का उपयोग करेगा, बिना ब्लॉक किए कॉन्सटेबल बढ़ाएगा। वर्तमान प्रोसेसर पर कोड सही ढंग से काम करेगा। नतीजतन, एक नई सुविधा की शुरूआत सरल और सुरक्षित होगी।

एक साधारण उदाहरण पर HLE

ऑपरेटिंग सिस्टम मेमोरी के वर्गों के रूप में कर्नेल में ताले को लागू करते हैं, आमतौर पर प्रोसेसर-विशिष्ट पूर्णांक प्रकार का उपयोग करते हुए। उदाहरण के लिए, स्मृति के इस टुकड़े के साथ ताला लेने वाला धागा कुछ करता है, मान 0 से 1 तक बढ़ाता है। ताला जारी करने के लिए, रिवर्स ऑपरेशन लागू किया जाता है (उदाहरण के लिए, 1 से 0 तक की कमी)। सिस्टम में प्रत्येक प्रोसेसर कोर और प्रत्येक थ्रेड में परिवर्तन दिखाई देते हैं, इसलिए अन्य थ्रेड तुरंत निर्धारित करते हैं कि वे लॉक नहीं ले सकते हैं और इसे जारी होने का इंतजार करना चाहिए (मान 0 प्राप्त करना)।

XACQUIRE / XRELEASE उपसर्गों के साथ, लॉक लेने का प्रयास सफल होता है, और प्रक्रिया मानती है कि लॉक इसके अंतर्गत आता है और काम करना जारी रखता है। . , , 1, - 0. , . , .

HLE: 0 1 , 0. “” .

प्रतिबंधित लेन-देन मेमोरी

RTM को अधिक भागीदारी की आवश्यकता होती है: यह पिछड़ी संगतता विकसित करता है और तीन नए निर्देशों का परिचय देता है। जबकि HLE ने स्पष्ट रूप से लेन-देन का उपयोग किया है, इसलिए लॉक-आधारित कोड को समानांतर में चलने की अनुमति देता है, RTM लेनदेन के प्रारंभ, अंत और रुकावट को स्पष्ट करता है। थ्रेड XBEGIN निर्देश के साथ लेन-देन शुरू करता है, एक "फॉलबैक" फ़ंक्शन प्रदान करता है जो कि लेनदेन बाधित होने पर लॉन्च किया जाता है। लेनदेन XEND निर्देश के साथ समाप्त होता है, और प्रोसेसर लेनदेन का संचालन करता है यदि कोई विरोध नहीं था या इसे निरस्त करता है, तो अतिरिक्त फ़ंक्शन में गुजरता है। कार्यक्रम में एक्सएबीओआरटी अनुदेश द्वारा लेनदेन स्पष्ट रूप से बाधित है।

सीमाओं और "बैक-अप" के स्पष्ट उपयोग के लिए धन्यवाद, आरटीएम आपको एचएलई से अधिक लेनदेन को नियंत्रित करने की अनुमति देता है। लंबे समय में, RTM लेनदेन क्षमताओं के कार्यान्वयन को सरल करेगा।

निष्कर्ष

ट्रांसेक्शनल मेमोरी का उपयोग करना मौजूदा सिंक्रनाइज़ेशन विधियों का एक व्यवहार्य विकल्प है, जो समानांतर प्रोग्रामिंग को सरल बनाता है।

अनुवाद, शैलीविज्ञान और टाइपोस में अशुद्धियों के लिए, कृपया एक व्यक्तिगत संदेश में लिखें।

नोट

"प्रतिस्पर्धा" और " समानतावाद " की अवधारणाओं के बीच अंतर को रोब पाइक ने अपने भाषण में सही ढंग से व्यक्त किया था "समरूपता समानता नहीं है ": "प्रतिस्पर्धा - एक समय में कई चीजों के साथ काम करना, समानता - एक समय में कई काम करना"
हाँ, उत्कृष्ट सॉफ्टवेयर उत्पादों (ओपनसोलारिस, माईएसक्यूएल, ओपनऑफिस) के एक बंडल के अलावा, ओरेकल ने प्रोमोटेड हार्डवेयर तकनीक को छोड़ दिया

ट्रांसेक्शनल मेमोरी: इतिहास और विकास

परिभाषा

तकनीक का जन्म

सॉफ्टवेयर कार्यान्वयन (सॉफ्टवेयर लेनदेन मेमोरी, एसटीएम)

Clojure

हास्केल

स्काला

C / C ++ (GCC 4.7+)

हार्डवेयर कार्यान्वयन (हार्डवेयर ट्रांसेक्शनल मेमोरी, HTM)

सन रॉक (SPARC v9) 2007-2008

आईबीएम ब्लूजेन / क्यू (पावरपीसी ए 2) 2011

आईबीएम zEnterprise EC12 (Z / आर्किटेक्चर) 2012

आईबीएम पावर 8 (पावर) 2013

इंटेल हैवेल (x86) 2013

हार्डवेयर लॉक एलीशन

प्रतिबंधित लेन-देन मेमोरी

निष्कर्ष

नोट

सूत्रों का कहना है

More articles: