(स्व) प्रोसेसर की पहचान। भाग दो बालों वाली सी.पी.आई.डी.

पहले भाग में, मैंने एक विशेष प्रोसेसर पर मौजूद एक्सटेंशन की पहचान करने की आवश्यकता के बारे में बात की। यह आवश्यक है ताकि निष्पादन योग्य कोड (ऑपरेटिंग सिस्टम, कंपाइलर या उपयोगकर्ता एप्लिकेशन) मज़बूती से यह निर्धारित कर सके कि कौन सी हार्डवेयर क्षमताओं का उपयोग कर सकता है। पिछले लेख में भी, मैंने कई लोकप्रिय सामान्य-उद्देश्य CPU आर्किटेक्चर की तुलना की। उनके बीच पहचान करने की संभावनाएं बहुत भिन्न होती हैं: कुछ आईएसए एक्सटेंशन के बारे में पूरी जानकारी प्रदान करते हैं, जबकि अन्य विक्रेता और संशोधन के बीच अंतर करने के लिए कुछ संख्या तक सीमित होते हैं।

इस भाग में, मैं इंटेल IA-32 आर्किटेक्चर के एक निर्देश के बारे में बात करूंगा - सीपीयूआईडी, विशेष रूप से प्रोसेसर-घोषित एक्सटेंशन सूचीबद्ध करने के लिए। उसकी उपस्थिति से पहले क्या हुआ, इसके बारे में थोड़ा पता है कि वह जानता है कि कैसे आश्चर्य का संचार किया जा सकता है और कौन सा सॉफ़्टवेयर उसकी व्याख्या की व्याख्या करने की अनुमति देता है।





^{छवि स्रोत: [१]}

कहानी

जैसा कि मैंने पहले भाग में कहा था, निम्न प्रवृत्ति है: प्रोसेसर की प्रकृति जितनी अधिक "एम्बेडेड" है, पहचान के कम अवसर इसकी वास्तुकला में एम्बेडेड हैं। किसी कारण से, एम्बेडेड सिस्टम के निर्माता बाइनरी कोड की पोर्टेबिलिटी के बारे में चिंता नहीं करते हैं।



इंटेल 8086 एक अपवाद नहीं था - 1970 के दशक का माइक्रोप्रोसेसर, जो "कैलकुलेटर" श्रृंखला 8008, 8080, 8085 से बाहर हुआ। शुरुआत में, इसमें पहचान का कोई साधन शामिल नहीं था।

808386 से शुरू, मॉडल, स्टेपिंग और परिवार के बारे में ईडीएक्स रजिस्टर में रिबूट (RESET सिग्नल प्राप्त करने के तुरंत बाद) के बारे में जानकारी दी जाने लगी। सीपीयू अनुदेश, बाइट्स 0x0f 0xa2 द्वारा एन्कोडेड, प्रोसेसर 80486 में पेश किया गया था। सीपीयूआईडी की उपस्थिति को ध्वज रजिस्टर के बिट 21 को लिखकर पहचाना जा सकता है। पुराने सीपीयू पर काम का समर्थन करने के लिए, हमें 8086 से 80386 तक प्रोसेसर के बीच अंतर करने के लिए बहुत परिष्कृत तरीकों का उपयोग करना पड़ा।

इंटरफ़ेस

एक सिस्टम प्रोग्रामर के लिए, कुछ एक्सटेंशन की पहचान करने के कार्य में आमतौर पर रजिस्टरों EAX (लीफ, इंग्लिश लीफ) और ECX (सब लिस्ट, इंग्लिश सबलीफ़) में इनपुट वैल्यू सेट करना, CPUID को निष्पादित करना और चार नंबरों में परिणाम पढ़ना होता है: EAX, EBX, ECX, EDX । आउटपुट रजिस्टरों के अलग-अलग बिट क्षेत्रों में किसी विशेष प्रोसेसर कोर के संबद्ध वास्तु मापदंडों के मूल्यों के बारे में जानकारी होगी।



इनपुट शीट-शीट के सभी वैध संयोजन और आउटपुट में चार रजिस्टर सीपीयूआईडी टेबल बनाते हैं। आधुनिक प्रोसेसर के लिए, इसमें चार 32-बिट कॉलम की लगभग दो दर्जन पंक्तियाँ हैं।

मैं इस तालिका के सभी आधिकारिक तौर पर वर्णित क्षेत्रों का विस्तार से वर्णन नहीं करूंगा। रुचि रखने वाले हमेशा उन्हें इंटेल एसडीएम [1] में देख सकते हैं (मैं धैर्य रखने की सलाह देता हूं - केवल सीपीयूआईडी के बारे में पाठ के 40 पृष्ठ)। इसके अलावा, पहले से ही घोषित के लिए, लेकिन अभी तक भौतिक उत्पादों, आईएसए एक्सटेंशन में जारी नहीं किया गया है, इसी नए सीपीयूआईडी फ़ील्ड को [3] में पाया जा सकता है। इसके बजाय, मैं उस जानकारी को वर्गीकृत करता हूं जिसे इस निर्देश के आउटपुट से निकाला जा सकता है। तालिका के बिट फ़ील्ड्स को इंगित करने के लिए, मैं इसके लिए स्वीकार किए गए नोटेशन का उपयोग करूंगा : CPUID.leaf.subleaf.reg [bitstart: bitend] । उदाहरण के लिए, CPUID.0.EBX [31: 0] - ये CPUID के निष्पादन के बाद EBX आउटपुट रजिस्टर के बिट्स 0 से 31 हैं, जिसे इनपुट के रूप में शीट 0 प्राप्त हुआ (EAX = 0); सबलिस्ट (इनपुट ECX मान) को अनदेखा किया जाता है, इसलिए यह निर्दिष्ट नहीं है।

शीट क्षेत्र

असमर्थित इनपुट EAX और ECX मान अपवाद नहीं बढ़ाते हैं, बल्कि सभी चार रजिस्टरों या "कचरा" (विनिर्देश के अनुसार एक और शीट के मान) में शून्य वापस करते हैं। शीट और उप-शीट के स्वीकार्य संयोजन तीन निरंतर क्षेत्र बनाते हैं।

• सामान्य क्षेत्र - संख्या के साथ सभी शीट, शून्य से शुरू होकर अधिकतम सीपीयूआईडी.0 के बराबर मूल्य। ईएएक्सएक्स [31: 0]। अधिकतम शीट की संख्या लगातार बढ़ रही है और लंबे समय से शीर्ष दस से अधिक है।
• विस्तारित क्षेत्र - सभी शीट, 0x80000000 से शुरू होकर CPUID.0x80000000.EAX [31: 0] के बराबर अधिकतम मूल्य तक। काफी समय से, यह अधिकतम मूल्य 0x80000008 पर बना हुआ है। मुझे दस्तावेजी साक्ष्य नहीं मिले, लेकिन मुझे लगता है कि विस्तारित चादरों की सीमा का बहुत बड़ा स्वरूप एएमडी के 64-बिट आईए -32 आर्किटेक्चर विस्तार के साथ जुड़ा हुआ है।
• शीट रेंज 0x40000000-0x4ffffff आरक्षित मानी जाती है; यह वादा किया गया है कि सीपीयूआईडी द्वारा इसके लिए लौटाए गए मूल्य हमेशा शून्य होंगे। हालांकि, यह कुछ को उनकी जरूरतों के लिए उपयोग करने से नहीं रोकता है। उदाहरण के लिए, KVM वर्चुअल मशीन शीट 0x40000000 में चार नंबर [0, 0x4b4d564b, 0x564b4d56, 0x4d] वापस करती है।
  
  
  छिपा हुआ पाठ

  यह ASCII स्ट्रिंग "KVMKVMKVM" है
  
  
  

ईसा

CPUID में एन्कोडेड चिकित्सकों के लिए सबसे महत्वपूर्ण डेटा समर्थित निर्देश सेट के झंडे हैं। परंपरागत रूप से, CPUID.1.ECX और CPUID.1.EDX के लिए बिट्स इसके लिए आवंटित किए गए थे। नीचे कुछ उदाहरण।

• CPUID.1.ECX [0] - SSE3 - वेक्टर निर्देश।
• CPUID.1.ECX [9] - SSSE3 - अन्य वेक्टर निर्देश।
• CPUID.1.ECX [7] - EIST - उन्नत इंटेल स्पीडस्टेप®, प्रोसेसर की आवृत्ति को गतिशील रूप से बदल रहा है।
• CPUID.1.EDX [25] - SSE - अधिक वेक्टर निर्देश।
• CPUID.1.EDX [26] - SSE2 - फिर से वेक्टर निर्देश।

हालांकि, वर्तमान में, आईएसए एक्सटेंशन को अन्य चादरों में बिट्स द्वारा इंगित किया जा सकता है, क्योंकि शीट 1 की क्षमता समाप्त हो गई है।

• CPUID.6.EAX [1] - इंटेल टर्बो बूस्ट, "बॉक्स से बाहर" ओवरक्लॉकिंग।
• CPUID.7.0.EBX [4] - हार्डवेयर लॉक एलीज़न, CPUID.7.0.EBX [11] - प्रतिबंधित लेन-देन मेमोरी - Transactional मेमोरी का समर्थन करने के लिए इंटेल से दो एक्सटेंशन।
• CPUID.0x80000001.ECX [5] - LZCNT, बीएसआर को सबसे महत्वपूर्ण शून्य बिट्स के समान (यहां तक ​​कि बहुत अधिक) की गिनती के लिए एक निर्देश।

ब्रांड स्ट्रिंग

बेशक, कोई भी विक्रेता अपने उत्पाद की पहचान में अपना नाम ख़त्म करने का अवसर नहीं छोड़ेगा। और यह न केवल एक संख्या के रूप में करने के लिए सलाह दी जाती है, बल्कि ASCII स्ट्रिंग में टाइप करने के लिए (अच्छी तरह से, कम से कम यह यूनिकोड नहीं है)।

IA-32 CPUID टेक्स्ट में कम से कम दो समूहों की शीट पाई जा सकती हैं। CPUID.0.EBX, ECX, EDX में प्रत्येक विक्रेता के लिए ASCII स्ट्रिंग के 12 बाइट होते हैं। इंटेल के लिए, यह, निश्चित रूप से, "जेनुइनइंटेल" है। और ASCII में तथाकथित ब्रांड स्ट्रिंग में एन्कोडिंग के लिए सीपीयूआईडी.0x80000002-0x80000004 की तीन शीट 48 बाइट्स प्रदान करती हैं। लिनक्स पर कैट / प्रॉप / cpuinfo को सूचीबद्ध करते समय आप यही देखते हैं। और, यद्यपि इसका प्रारूप अधिक या कम मानकीकृत है: "विक्रेता ब्रांड सीपीयू श्रृंखला @ आवृत्ति", मैं दृढ़ता से कार्यक्रम कोड में इसकी सामग्री पर निर्णय लेने की अनुशंसा नहीं करता हूं। इसकी सामग्री बहुत अधिक भिन्न हो सकती है: मेगाहर्ट्ज या गीगाहर्ट्ज में आवृत्ति को इंगित किया जा सकता है (लेकिन वास्तव में यह गतिशील ट्यूनिंग के कारण पूरी तरह से अलग हो सकता है), स्थान स्थिति बदल सकते हैं, और एक सिम्युलेटर या वर्चुअल मशीन वहां कुछ भी स्थानापन्न कर सकती है। ब्रांड स्ट्रिंग से सभी जानकारी को अधिक विश्वसनीय तरीकों से प्रोग्रामेटिक रूप से पाया जा सकता है।

कैश

कैश के बारे में जानकारी, जैसे कि उनके प्रकार, मात्रा, क्षमता, ज्यामिति और कोर के बीच पृथक्करण, उच्च प्रदर्शन गणितीय सॉफ्टवेयर ट्यूनिंग के लिए उपयोगी है, उदाहरण के लिए, बीएलएएस लाइब्रेरीज़ (मूल रैखिक बीजगणित प्रणाली)।

प्रारंभ में, कैश का कॉन्फ़िगरेशन शीट 2 द्वारा वर्णित किया गया था। हमने इसे बहुत दूरदर्शी डिजाइन नहीं किया था। इसमें एन्कोडिंग जानकारी के लिए प्रारूप सबसे अधिक लचीला नहीं था, यह भविष्य में कैश के कई स्तरों के वॉल्यूम और कॉन्फ़िगरेशन में निरंतर परिवर्तन का समर्थन करने में सक्षम नहीं था। वर्तमान में, शीट 2 से जानकारी के उपयोग की अनुशंसा नहीं की जाती है, 0xFF-ki हो सकती है।

इस तथ्य को देखते हुए कि शीट 0x80000006 विस्तारित सीमा में है (हालांकि मुझे यकीन नहीं है कि मुझे अभी तक कोई दस्तावेजी साक्ष्य नहीं मिला है), यह इंटेल द्वारा नहीं जोड़ा गया था। इसका उपयोग करके, सॉफ़्टवेयर डेवलपर्स को आवश्यक कैश की संरचना पर डेटा के साथ शीट 2 में जानकारी को पूरक करने का प्रयास किया गया था। उसी समय, फिर से, विकास के लिए जगह प्रदान करने का कोई इरादा नहीं था।

शीट 4 कैश डेटा का नवीनतम और सबसे लचीला प्रतिनिधित्व है। इसके लिए मूल्य ईसीएल-एन्कोडेड सब-शीट की अवधारणा के अतिरिक्त है। प्रत्येक सबलिस्ट एक कैश का वर्णन करता है: डेटा, कोड या संयुक्त, इसका स्तर, क्षमता आदि निर्धारित करता है। क्या चौथी शीट लंबे समय तक चलेगी - प्रतीक्षा करें और देखें।

टोपोलॉजी

वर्तमान में "टोपोलॉजी" का मतलब, गणित का एक भाग नहीं है, लेकिन वर्तमान प्रोसेसर में व्यक्तिगत कोर और हाइपर-थ्रेड्स (यदि इंटेल हाइपरथ्रेडिंग समर्थित है) के सापेक्ष पदों की जानकारी है। आधुनिक इंटेल सर्वर प्रोसेसर के लिए, निम्नलिखित पदानुक्रम स्तर प्रतिष्ठित हैं।

• एसएमटी हाइपर-स्ट्रीम का स्तर है, एक इकाई जिसमें एक व्यक्तिगत वास्तुशिल्प राज्य (रजिस्टर) होते हैं, लेकिन संभावित रूप से एक्ट्यूएटर्स को अन्य धाराओं (एक कोर के हिस्से के रूप में) से अलग करता है।
• कोर (कोर) - एक इकाई जिसमें कंप्यूटिंग डिवाइस (योजक, गुणक, आदि) का एक अलग सेट होता है। एक कोर में एक, दो (हाइपरथ्रेडिंग के साथ सीपीयू के लिए) या चार (एक्सोन फी के लिए) हाइपर-थ्रेड हो सकते हैं।
• एक पैकेज (पैकेज) हार्डवेयर का एक टुकड़ा होता है, जिसे स्टोर पर खरीदा जाता है और मदरबोर्ड पर सॉकेट (सॉकेट) में डाला जाता है। इसमें कम से कम एक कोर है। मल्टीप्रोसेसर सर्वर सिस्टम में कई पैकेज हो सकते हैं।

"तार्किक प्रोसेसर" की अवधारणा प्रणाली में मौजूद निम्नतम स्तर से मेल खाती है। यह वह है जो ऑपरेटिंग सिस्टम देखता है। उनके बीच प्रक्रिया प्रवासन की लागत, डेटा ट्रांसफर में देरी, कैश इफ़ेक्ट, NUMA मेमोरी कॉन्फिगरेशन, इत्यादि इस बात पर निर्भर करता है कि दो लॉजिकल प्रोसेसर रिश्तेदार हैं (यानी वे एक ही कोर या पैकेज का हिस्सा हैं)। यही कारण है कि टोपोलॉजी डेटा सीपीयूआईडी शीट 0xB और इसकी उप शीट में निहित है।

इसके अलावा, परिधीय उपकरणों और अन्य प्रोसेसर से इंटरप्ट को वितरित करने के लिए कार्यों को संबोधित करने के लिए, प्रत्येक तार्किक प्रोसेसर में एक तथाकथित है। APIC ID - सिस्टम में एक अद्वितीय संख्या। टोपोलॉजी उस कानून को प्रभावित करती है जिसके द्वारा ये संख्या कई सक्रिय नाभिकों को जारी की जाती है। वे हमेशा सुसंगत नहीं होते हैं; उदाहरण के लिए, हाइपरथ्रेडिंग वाली प्रणाली को बंद कर देने पर, सभी APIC ID भी हो जाएंगे।

क्लासिक APIC ID CPUID.1.EBX [31:24] फ़ील्ड में संग्रहीत है। यह केवल 8 बिट्स है, जो तार्किक प्रोसेसर की संख्या को 256 तक सीमित करता है, जो निश्चित रूप से, आधुनिक वास्तविकताओं में पर्याप्त नहीं है। इसलिए, इसका एक्सटेंशन है - X2APIC ID, CPUID.0xB.EDX में संग्रहीत [31: 0]। मुझे लगता है कि ये 32 बिट्स लंबी अवधि के लिए पर्याप्त होंगे।

प्रत्येक तार्किक प्रोसेसर के "निर्देशांक" उसके पैकेज की टोपोलॉजी में अद्वितीय हैं। इस कारण से, कई सीपीयूआईडी शीट को एक पंक्ति में पढ़ते हुए थ्रेड के लिए आत्मीयता प्रदान करना अच्छा होगा, अन्यथा यह विभिन्न कोर से मूल्यों को प्राप्त करने का जोखिम रखता है।

संपादन योग्य क्षेत्र

यदि टोपोलॉजी के साथ कुछ समस्याएं हैं, तो मैं यह रिपोर्ट करने में जल्दबाजी करता हूं कि सीपीयूआईडी तालिका की सामग्री स्वयं सिस्टम ऑपरेशन के दौरान गतिशील रूप से बदल सकती है। सभी फ़ील्ड नहीं, ज़ाहिर है, बदला जा सकता है; और अभी तक, BIOS सेटिंग्स से, आप सीधे प्रभावित कर सकते हैं कि क्या ओएस सीपीयू की कुछ विशेषताओं का उपयोग करेगा। मैं उनमें से कुछ को ही दूंगा।

• CR4 रजिस्टर का बिट 18 CPUID.1 को प्रभावित करता है: ECX.OSXSAVE [27], जो XSAVE निर्देश का समर्थन दर्शाता है।
• IA32_MISC_ENABLE रजिस्टर फ़ील्ड एक साथ कई CPUID फ़ील्ड को प्रभावित करते हैं: बिट 3 - TM1 और TM2 फ़ील्ड, बिट 16 - से EIST फ़ील्ड, बिट 34 - से XD फ़ील्ड (निष्पादन अक्षम), आदि।
• IA32_MISC_ENABLE के बिट 22 के समावेश को आम तौर पर सीपीयूआईडी तालिकाओं की सभी शीटों को तीसरे से पुराने रूप से "काट दिया जाता है" (जाहिर है, यह विंडोज एनटी 4 के साथ संगतता के लिए किया गया था, अच्छे कारण के लिए इस बिट को एनटी 4 कहा जाता है)।

अनेक वस्तुओं का संग्रह

इस खंड में, मैंने सीपीयूआईडी टीम के इतिहास और कार्य से संबंधित अन्य रोचक बिंदुओं को एकत्र किया है।

प्रोसेसर सीरियल नंबर

पेंटियम III के दौरान, प्रत्येक प्रोसेसर को CPUID.3.ECX और CPUID.3.EDX [7] में एक अद्वितीय सीरियल नंबर प्राप्त हुआ। यह कल्पना करना आसान है कि नकल से सॉफ़्टवेयर सुरक्षा की जरूरतों के लिए इस तरह की सुविधा कैसे सुविधाजनक होगी। हालांकि, 1999 में, यूरोपीय समुदाय ने विरोध किया , इस डर से कि इस तरह की कार्यक्षमता से इस तरह के सिस्टम के उपयोगकर्ताओं की गोपनीयता को नुकसान होगा। पहले से ही इंटेल पेंटियम IV में सीरियल नंबर हटा दिया गया था, अब शीट 3 रिटर्न शून्य है।

विक्रेताओं और CPUID

एक बहुत ही रोचक तालिका [5] सीपीयूआईडी की विभिन्न शीटों में अलग-अलग विक्रेताओं की दुकान (या पिछले संग्रहित) के बारे में बताती है। उदाहरण के लिए, एक निश्चित रहस्य स्तर 0x8fffffff का वर्णन किया गया है जिसमें AMD K8 प्रोसेसर ने स्ट्रिंग आईटी हैमर टाइम लौटाया है।

आईएसए वार्स पर एग्नर फॉग

कई कंपनियों के बीच प्रतिस्पर्धा के संदर्भ में IA-32 निर्देश के विस्तार का इतिहास [4]। नए निर्देशों को जोड़ने से हमेशा CPUID प्रभावित होता है, और हमेशा हर कोई इस बात पर सहमत नहीं हो सकता है कि यह कैसे सही है

उन्होंने CPUID को गड़बड़ कर दिया! IA32_BIOS_SIGN_ID

मैं हमेशा अपने संक्षिप्त इंटरफ़ेस और आश्चर्य की कमी के कारण सीपीयूआईडी अनुदेश को पसंद करता था: इनपुट पर एक रजिस्टर और आउटपुट में चार। इसके संचालन में कोई अपवाद नहीं हैं, कोई मेमोरी एक्सेस नहीं है, झंडा रजिस्टर का कोई रीडिंग / संशोधन नहीं है, यह उपसर्गों से प्रभावित नहीं है, यह सभी प्रोसेसर मोड में काम करता है। IAC-32 CISC चिड़ियाघर की तुलना में, यह लगभग आदर्श था।

... जब तक यह पता चला कि कभी-कभी शीट और शीट को एन्कोड करने के लिए इनपुट के लिए दो रजिस्टर फाइल करना आवश्यक होता है। ठीक है, इतना अच्छा नहीं है। खैर, कम से कम आउटपुट रजिस्टर पहले से ही जाने जाते हैं और हमेशा बदलते रहते हैं ...

और फिर यह पता चला कि कभी-कभी सीपीयूआईडी एक और रजिस्टर बदलता है - अर्थात् IA32_BIOS_SIGN_ID - और इसमें वर्तमान प्रोसेसर माइक्रोकोड प्रोग्राम के हस्ताक्षर बचाता है। ऐसा होता है यदि प्रोसेसर फर्मवेयर को पहले अपडेट किया गया हो। किसी कारण से, इस प्रक्रिया के बारे में जानकारी मैनुअल [1] के अनुसार एक हजार पृष्ठों में बिखरी हुई थी, और इसलिए इसने मुझे बहुत लंबे समय के लिए अलग कर दिया।

CPUID पढ़ने के लिए सॉफ्टवेयर

कुछ अन्य आर्किटेक्चर के विपरीत, IA-32 में सीपीयूआईडी अनुदेश अप्रकाशित है, अर्थात्। उपयोगकर्ता सॉफ्टवेयर द्वारा निष्पादित किया जा सकता है, न कि केवल ओएस कर्नेल। इसलिए, साधारण प्रोग्राम यह पता लगाने के लिए स्वतंत्र हैं कि सीपीयू में कौन सी विशेषताएं हैं, जिस पर वे चलते हैं। बेशक, मानव-अनुकूल रूप में भ्रामक बाइनरी जानकारी सीपीयूआईडी का प्रतिनिधित्व करने के लिए कई उपकरण लिखे गए हैं। मैं यहां कुछ सूची दूंगा।

1. सीपीयू-जेड www.cpuid.com/softwares/cpu-z.html विंडोज के लिए एक बहुत लोकप्रिय पहचान एप्लिकेशन। मेरे स्वाद के लिए, भी संक्षिप्त।
2. CPUID एक्सप्लोरर। www.flounder.com/cpuid_explorer2.htm विंडोज के लिए एक अधिक विस्तृत और इसलिए सुविधाजनक अनुप्रयोग। दुर्भाग्य से, यह लंबे समय तक अपडेट नहीं किया गया है, इसलिए यह आधुनिक सीपीयूआईडी क्षेत्रों के बारे में नहीं जानता है। यह, संयोग से, इस प्रकार के सभी कार्यक्रमों के लिए एक आम समस्या है - वे बहुत जल्दी अप्रचलित हो जाते हैं।
3. Windows के लिए Intel® प्रोसेसर पहचान उपयोगिता: www.intel.com/support/processors/tools/piu/sb/CS-014921.htm । इंटेल से आधिकारिक आवेदन, हालांकि, बहुत सक्षम नहीं है।
4. इंटेल ओपन-सोर्स टेक्नोलॉजी सेंटर से एमएसआर -टूल्स: 01.org/msr-tools । सीपीयूआईडी मान और एमएसआर रजिस्टर प्राप्त करने के लिए कार्यक्रम। जिन कारणों से मुझे समझ नहीं आ रहा है, सीपीयूआईडी पढ़ने के लिए रूट विशेषाधिकारों की आवश्यकता है; इसके अलावा, निर्देश को सीधे लागू करने के बजाय, सबसे विश्वसनीय लिनक्स कर्नेल इंटरफेस का उपयोग नहीं किया जाता है।
5. लिनक्स के लिए एक और स्पष्ट: www.etallen.com/cpuid.html । सबसे अच्छा नमूना जो मुझे मिल सकता है। प्रिंट सभी तार्किक प्रोसेसर पर सभी झंडे के बारे में विस्तृत जानकारी देता है।
6. मैंने अपनी खुद की बाइक लिखना शुरू किया: ggg-cpuid [6]। अन्य अनुप्रयोगों के विपरीत, मेरी परियोजना का लक्ष्य केवल IA-32 ही नहीं, बल्कि विभिन्न आर्किटेक्चर के प्रोसेसर पर पहचान जानकारी एकत्र करने में सक्षम होना है। अब IA-32, IA-64 और ARM पर काम करता है। जहां तक ​​संभव हो और समय की उपस्थिति में मैं विभिन्न प्रणालियों को जोड़ूंगा।

साहित्य

1. इंटेल कॉर्पोरेशन। Intel® 64 और IA-32 आर्किटेक्चर सॉफ्टवेयर डेवलपर का मैनुअल। वॉल्यूम 1-3, 2014. www.intel.com/content/www/us/en/processors/ RGBectures-software-developer-manuals.html
2. रॉबर्ट आर। कोलिन्स CPUID एल्गोरिथ्म युद्ध। डॉ डॉब्स जर्नल, नवंबर 1996. www.drdobbs.com/database/cpuid-algorithm-wars/1844100050
3. Intel® आर्किटेक्चर इंस्ट्रक्शन सेट एक्सटेंशन प्रोग्रामिंग संदर्भ। software.intel.com/en-us/intel-isa-extensions
4. अगनर कोहरा। निर्देश सेट युद्ध बंद करो। Agner`s सीपीयू ब्लॉग। www.agner.org/optimize/blog/read.php?i=25
5. x86 आर्किटेक्चर CPUID sandpile.org/x86/cpuid.htm
6. ग्रिगोरी रेचिस्टोव। इंटेल IA-32, IA-64 और अन्य प्रणालियों के लिए CPU पहचान उपकरणों का एक सेट। github.com/grigory-rechistov/ggg-cpuid
7. इंटेल प्रोसेसर की पहचान और CPUID निर्देश। AP-485 एप्लीकेशन नोट, 1999. netwinder.osuosl.org/pub/misc/docs/i386/24161812.pdf