वीएलएसआई प्रोग्रामेबल लॉजिक पर आधारित डिजिटल उपकरणों का विकास

उपकरण के विकास के लिए समर्पित लेख समय-समय पर हब पर दिखाई देते हैं हालाँकि, उनमें से अधिकांश सैद्धांतिक पदों (जो तार्किक तत्व हैं, ट्रिगर आदि) से आगे बढ़ते हैं और इस पर रोक लगाते हैं, या "यह स्वयं करें" पहलू में मुद्दे पर विचार करें, अर्थात्। कि एक व्यक्ति घर पर स्वतंत्र रूप से बना सकता है। मैं इस बारे में बात करना चाहूंगा कि हार्डवेयर को डिजाइन करने की प्रक्रिया इस रोटी और मक्खन को कमाने वाली एक छोटी सी कंपनी के दृष्टिकोण से कैसी दिखती है।

लेकिन पहले, इस क्षेत्र की बारीकियों के बारे में कुछ शब्द (कम से कम हमारे देश में)। हमें निम्नलिखित वास्तविकताओं से आगे बढ़ना होगा:

1. प्रोसेसर और अन्य विभिन्न माइक्रोकिरेट्स की रिहाई में इंटेल या कम से कम टीआई के साथ प्रतिस्पर्धा करना हमारी स्थितियों में असंभव है - प्रवेश मूल्य बहुत अधिक है, बिक्री बाजार विभाजित हैं, और, और, बड़े और आवश्यक ज्ञान और अनुभव नहीं है;
2. सभी प्रकार के बड़े इलेक्ट्रॉनिक्स के उत्पादन में चीनी के साथ प्रतिस्पर्धा करने का कोई मतलब नहीं है - उनकी श्रम लागत कम है, उनकी उत्पादन क्षमता उन पर स्थित है, और बिक्री बाजार बड़ी कंपनियों के हाथों में हैं;
3. आप विभिन्न बाजारों में विभिन्न घरेलू इलेक्ट्रॉनिक्स के साथ-साथ अलार्म से लेकर क्रिसमस की रोशनी तक बिखेर सकते हैं। कोई इसे जीता है, लेकिन वापसी की दर कम है, और बहुत परेशानी है;
4. आप गरीबों (रोजपिल) का समर्थन करने के लिए राज्य कार्यक्रम में भाग ले सकते हैं। महान विषय, लेकिन वे मुझे आमंत्रित करना भूल गए।

सफलतापूर्वक काम करने वाले कुछ मॉडलों में से एक पश्चिमी ग्राहकों के लिए अनुबंध विकास है। यह विचार सरल है: हम उच्च-तकनीकी अनुसंधान / विकास का आदेश देते हैं, कैलिफोर्निया में कहीं भी एक साथ परिणाम एकत्र करते हैं (आमतौर पर कई मध्यस्थों के माध्यम से एक श्रृंखला के माध्यम से) और अंततः उन्हें कुछ बड़े इलेक्ट्रॉनिक्स विनिर्माण निगम को बेचते हैं। उदाहरण के लिए, वही इंटेल। 2-3 वर्षों के बाद, यह सब जटिल इकाइयों (टेलीफोन, मॉनिटर, आदि) के हिस्से के रूप में हमें एक सुंदर बॉक्स में दिया गया है, जिसमें कलंक "मेड इन यूएसए" (जो दुर्लभ है) या "मेड इन चाइना" (बहुत अधिक बार) सोने के टुकड़े के अनुसार है। प्रति गुच्छा। एक तरफ, स्थिति दुखद है - हमारे पास तकनीकी श्रृंखला नहीं है, लेकिन केवल कुछ समस्याओं को हल करने में सक्षम हैं। लेकिन आशावाद के कारण हैं - इस तरह, रूसी डेवलपर्स वैश्विक प्रणाली में प्रवेश करते हैं और मूल्यवान अनुभव प्राप्त करते हैं। मैं जिस कंपनी के लिए काम करता हूं, वह मुख्य रूप से वायरलेस संचार के क्षेत्र में अनुसंधान और विकास में माहिर है। इसके आधार पर मैं आगे की कहानी का आयोजन करूंगा।



विकास की प्रक्रिया कैसी दिखती है?

प्रारंभ में, ग्राहक कुछ जानकारी (सुझाव) प्रदान करता है कि किन कार्यों को हल करने की आवश्यकता है और किस रूप में परिणाम प्रस्तुत करना है। आमतौर पर, ये गणितीय मॉडल होते हैं जो एल्गोरिदम को विकसित करने के लिए कार्यान्वित करते हैं और उपकरण जिनके साथ आप हार्डवेयर में एल्गोरिदम के कार्यान्वयन को प्रदर्शित कर सकते हैं। दोनों पक्षों की बातचीत में, एक तकनीकी कार्य (टीओआर) संकलित किया जाता है, जिसमें निर्मित डिवाइस के मापदंडों (आवृत्ति रेंज, डेटा स्थानांतरण दर, उपयोग किए गए मॉड्यूलेशन के प्रकार, आदि), डिवाइस की विशेषताओं के लिए आवश्यकताओं और परीक्षण विधियों के बारे में पूरी जानकारी शामिल होती है। यह अनुमान लगाना कठिन नहीं है (चमत्कार, अफसोस, ऐसा नहीं होता है), विकास प्रक्रिया के दौरान इन मापदंडों को समायोजित किया जा सकता है (एक हाथ पर और दूसरी तरफ), और आपको समझौते की तलाश करनी होगी। सामान्य तौर पर, वायरलेस डेटा ट्रांसमिशन के लिए बनाई गई डिवाइस (टेलीफोन, मॉडेम) की संरचना कुछ इस तरह दिखती है:





इसके बाद सिस्टम डिजाइन का चरण होता है । डिवाइस का एक ब्लॉक आरेख और घटकों के बीच संबंध खींचा जाता है। कार्य की संसाधन खपत का अनुमान लगाया जाता है, जो उपकरण बनाए गए एल्गोरिदम को लागू करेंगे, उनका चयन किया जाता है। द्वारा और बड़े, तीन तरीके हैं:

1. DSP प्रोसेसर (डिजिटल सिग्नल प्रोसेसर) का उपयोग करें। वे उन स्थितियों में अच्छे हैं जहां डेटा प्रवाह के लिए जटिल एल्गोरिदम को लागू करना आवश्यक है, न कि बहुत तेज़ गति से - एल्गोरिदम जो क्रमिक कार्यक्रमों का उपयोग करके वर्णन करने के लिए सुविधाजनक हैं। दुर्भाग्य से, उनका प्रदर्शन सभी मामलों में पर्याप्त नहीं है। प्रति सेकंड कई बिलियन गुणा - यह 100 मेगाहर्ट्ज या उससे अधिक के डेटा प्रवाह दरों पर बिल्कुल भी नहीं है।
2. कस्टम वीएलएसआई (एएसआईसी) - अमीर और बोल्ड के लिए एक शानदार तरीका। वे एक विशिष्ट कार्य के लिए डिज़ाइन किए गए हैं, इसलिए, अनावश्यक तर्क शामिल नहीं हैं; ऑपरेटिंग आवृत्तियों 1-2 GHz। उन मामलों में जब उपकरणों के एक बड़े बैच (सैकड़ों टुकड़े के सैकड़ों) का उत्पादन करने की योजना बनाई जाती है, एक कस्टम वीएलएसआई का निर्माण आपको प्रति यूनिट न्यूनतम मूल्य पर अधिकतम प्रदर्शन प्राप्त करने की अनुमति देता है। दुर्भाग्य से, आनंद बहुत महंगा है। एक लाख से अधिक तकनीकी मानकों के अनुसार माइक्रोचिप्स के एक ऑडिट के निर्माण में लगभग 1 मिलियन डॉलर का खर्च आता है।
3. वीएलएसआई प्रोग्रामेबल लॉजिक (एफपीजीए) उन लोगों के लिए एक समझौता है जो उपकरणों के प्रोटोटाइप (परिसंचरण - कुछ टुकड़े) बनाते हैं। उनमें कई मानक ब्लॉक होते हैं जो कुछ कार्य करते हैं। उपयोगकर्ता को इन ब्लॉकों के मापदंडों को कॉन्फ़िगर करने और उनके बीच कनेक्शन स्थापित करने का अवसर दिया जाता है। आधुनिक FPGAs 500 मेगाहर्ट्ज तक की आवृत्तियों पर संचालन करने में सक्षम हैं और एक ही समय में 1000 से अधिक अंतर्निहित हार्डवेयर गुणन इकाइयां (प्लस तर्क तत्व, अंतर्निहित मेमोरी, उच्च गति वाले ट्रांसीवर, आदि) हैं। खुशी भी सस्ती नहीं है - इस वर्ग की एक चिप की कीमत 10-15 हजार डॉलर होगी। स्वाभाविक रूप से, इतने बड़े क्रिस्टल की हमेशा आवश्यकता नहीं होती है। मेरे व्यवहार में, इस्तेमाल किए जाने वाले FPGA की लागत आमतौर पर $ 300-2000 है (यदि हम डीएसपी कार्यों के बारे में बात करते हैं)। FPGAs के दो मुख्य निर्माता, Xilinx और Altera, एक साथ 80% से अधिक बाजार में कब्जे में हैं।

निर्मित प्रणाली के अन्य महत्वपूर्ण तत्वों के मापदंडों को भी दर्ज किया जाता है - आवश्यक एडीसी और डीएसी आवृत्तियों, आरएफ पैरामीटर (रेडियो पथ - उच्च आवृत्ति वाला भाग) और अन्य।



इसके बाद के चरण समानांतर में होते हैं क्योंकि पिछले वाले तैयार होते हैं। प्रारंभ में, गणितीय एल्गोरिदम के विकास और डिवाइस के विद्युत सर्किट के विकास को लॉन्च किया जाता है।





गणितीय एल्गोरिदम का विकास आमतौर पर विषय साहित्य के अध्ययन से शुरू होता है और कुछ बुनियादी चीजों को कागज के टुकड़े पर खींचता है। हालांकि, सैद्धांतिक दृष्टिकोण, दुर्भाग्य से, बनाए गए एल्गोरिदम की महान जटिलता को देखते हुए खराब तरीके से लागू किया जाता है। इस संबंध में, बल्कि जल्दी से, डिजाइन प्रक्रिया विशेष सीएडी सिमुलेशन सॉफ्टवेयर के उपयोग के लिए स्विच करती है। यह आपको बेस लाइब्रेरी ब्लॉकों और उनके बीच के कनेक्शन से ग्राफिकल मोड में उन्हें "ड्राइंग" बनाने की अनुमति देता है। ये लाइब्रेरी ब्लॉक जटिलता वस्तुओं में पूरी तरह से अलग हो सकते हैं - योजक और तर्क गेट्स से लेकर समाप्त फिल्टर, मॉड्यूलेटर आदि।



डिवाइस के मॉडल के अलावा, एक परीक्षण वातावरण भी बनाया जाता है - घटक जो परीक्षण सिग्नल उत्पन्न करते हैं (उसी तरह वे वास्तविक जीवन में होंगे) और घटक जो डिवाइस की गुणवत्ता का आकलन करने के लिए जिम्मेदार हैं। यदि हम दूरसंचार क्षेत्र के बारे में बात करते हैं, तो विशिष्ट प्रकार के उपकरण के आधार पर, वे आमतौर पर एसएनआर (सिग्नल-टू-शोर अनुपात) और बीईआर (बिट त्रुटि दर - चैनल में त्रुटि घटना संभावना) जैसी बुनियादी विशेषताओं के साथ काम करते हैं।

गणितीय मॉडल बनाने की प्रक्रिया पुनरावृत्त है - मॉडल का पहला संस्करण बनाया गया है, परीक्षण चलाए जाते हैं, और परिणामस्वरूप विशेषताओं का मूल्यांकन किया जाता है। इसके अलावा, कुछ को समायोजित / पूरक किया जाता है, परीक्षण फिर से चलाए जाते हैं और तब तक जब तक कि टीओआर की आवश्यकताओं को पूरा नहीं किया जाता है।

पारंपरिक रूप से इन कार्यों के लिए उपयोग की जाने वाली सीएडी प्रणालियाँ मतलाब / सिमुलिंक और एसपीडब्ल्यू हैं। उनमें से पहले को बहुत व्यापक वितरण मिला है (कम से कम हमारे देश में)।



गणितीय मॉडल बनाने के बाद, FPGA पर एल्गोरिदम को लागू करना संभव हो जाता है। ग्राहक की आवश्यकताओं के आधार पर, विभिन्न तरीकों को लागू किया जा सकता है, लेकिन मुख्य प्रवृत्ति मौजूदा चटाई के आधार पर मंच की अधिकतम स्वचालन है (जैसा कि, वास्तव में, कई अन्य स्थानों में)। मॉडल। डिज़ाइन उपकरण इन सुविधाओं को सक्रिय रूप से विकसित कर रहे हैं। इस घटना में कि चटाई। मॉडल को कई विशेष नियमों का उपयोग करके बनाया गया है; इसे FPGA परियोजना में उपयोग के लिए उपयुक्त रूप में स्वचालित रूप से अनुकूलित करना संभव है। डेवलपर के दृष्टिकोण से, सब कुछ दिखता है (एक आदर्श स्थिति में) बहुत सरल - मैंने एक बटन क्लिक किया और एक VHDL / वेरिलॉग कोड मिला जो मूल मॉडल से मेल खाता है। दुर्भाग्य से, 2 समस्याएं हैं जो इस दृष्टिकोण को कठिन बनाती हैं:

1. चटाई। एक मॉडल आमतौर पर फ़्लोटिंग-पॉइंट नंबरों के लिए बनाया जाता है, जबकि FPGA के अंदर गणना पारंपरिक रूप से एक निश्चित-बिंदु प्रारूप में की जाती है (यह बहुत तेज़ और कम संसाधन गहन है)। इस संबंध में, एक निश्चित-बिंदु प्रारूप में बनाया गया मध्यवर्ती मॉडल बनाना आवश्यक है। यह चरण मैन्युअल रूप से किया जाता है, हालांकि अब इस चरण को स्वचालित करने के लिए उपकरणों का एक सक्रिय विकास है।
2. चटाई। मॉडल को अतिरिक्त देरी के बिना बनाया गया है जो आवश्यक आवृत्तियों (तथाकथित पाइपलाइनिंग) पर डिवाइस के सफल संचालन के लिए उपकरण में आवश्यक हैं। इसके अलावा, प्रतिक्रिया एल्गोरिदम में इस तरह की देरी की शुरूआत प्रणाली की स्थिरता को प्रभावित करती है और सावधानीपूर्वक रीमॉडेलिंग की आवश्यकता होती है।

एक तरह से या दूसरे, अंततः चेकमेट। मॉडल को कोड के रूप में प्रस्तुत किया जाता है जिसे मुख्य FPGA परियोजना में एकीकृत किया जा सकता है।



इलेक्ट्रिकल सर्किट आरेख विकसित करते समय , पहली पसंद इलेक्ट्रॉनिक घटक होते हैं जो उनकी विशेषताओं, साथ ही उपलब्धता (खरीद के लिए) के आधार पर होते हैं। रूस में, घटकों के लिए डिलीवरी का समय (वितरकों के रूसी गोदामों में पहले से ही छोड़कर) बहुत अधिक है और ग्राहक घटकों को खरीदने में मदद कर सकते हैं (बशर्ते कि वे यूरोप / यूएसए / दक्षिण पूर्व एशिया में हैं, और अफ्रीका में कहीं नहीं हैं)। लेकिन इस मामले में भी, ऐसी स्थितियां हैं कि आवश्यक घटकों के लिए प्रसव का समय 20-30 सप्ताह हो सकता है और फिर आपको प्रतिस्थापन के लिए देखना होगा (और, कभी-कभी, पहले से ही तलाकशुदा शुल्क में परिवर्तन करें)।

विद्युत सर्किट के निर्माण के पूरा होने पर, अगला चरण, इसके साथ निकटता से जुड़ा हुआ है, शुरू किया जाता है: मुद्रित सर्किट बोर्ड का अनुरेखण । डिवाइस के सभी चयनित घटकों को एक मुद्रित सर्किट बोर्ड (पीसीबी) पर रखा जाता है और आरेख के अनुसार उनके बीच कनेक्शन बनाए जाते हैं। जटिलता (बोर्ड आयाम, घटकों की स्थापना घनत्व और उनकी संख्या) के आधार पर, एक मुद्रित सर्किट बोर्ड की परतों की संख्या आमतौर पर 4-12 होती है। स्वाभाविक रूप से, वे अपनी संख्या को कम करने की कोशिश करते हैं, लेकिन अंततः यह सब ट्रेसिंग (ब्रीडर) में शामिल व्यक्ति की जरूरतों और उसके अनुभव पर निर्भर करता है। ट्रेसिंग प्रक्रिया पीसी के साथ संकेतों की अखंडता और प्रसार समय के बारे में कई आवश्यकताओं को ध्यान में रखती है।



Mentor Graphics, Cadence OrCAD (Allegro), और Altium Designer से डिजाइन उपकरण जैसे पैड (अभियान) सर्किट डिजाइन और ट्रेसिंग के लिए सबसे अधिक उपयोग किए जाते हैं। पी-सीएडी (और नवीनतम संस्करण नहीं) अभी भी रूसी प्रांतों में सक्रिय रूप से उपयोग किया जाता है, लेकिन यदि आप इस तरह से बनाई गई योजना को पश्चिमी ग्राहक को देते हैं, तो आपको समझा नहीं जाएगा (नए पी-सीएडी संस्करणों की रिहाई 5 साल पहले पूरी हो गई थी, 2008 में समर्थन बंद कर दिया गया था)।

पीपी ट्रेस के अंतिम (हेहे) संस्करण को बनाने के बाद, इसे उत्पादन में डाल दिया जाता है, बाद के सभी संशोधनों को स्केलपेल, सोल्डरिंग स्टेशन और असेंबली वायर के साथ बनाया जाता है। बोर्ड खुद दक्षिण-पूर्वी एशियाई क्षेत्र (आमतौर पर रूसी बिचौलियों के माध्यम से) में सबसे अधिक बार उत्पादित किया जाता है, घटकों को रूस में मिलाया जाता है (जितना संभव हो उतना करीब हो ताकि सोल्डरिंग के साथ पता चला समस्याओं को ठीक करने के लिए दूर नहीं हो)। बनाए जा रहे बोर्डों के छोटे संचलन और उच्च जटिलता के मद्देनजर (हम प्रस्तावना में सहमत हैं), प्रक्रिया को आदर्श रूप से स्थापित नहीं किया जा सकता है और इसलिए प्रत्येक बोर्ड को कमीशन करते समय आवश्यक रूप से मैन्युअल रूप से डिबग / मरम्मत की जाती है।



डिवाइस आरेख तैयार होने के बाद (अर्थात, उन घटकों की सूची, जिनके साथ FPGA संचार करेगा) ज्ञात है, आप FPGA सेवा इंटरफ़ेस फ़ंक्शन विकसित करना शुरू कर सकते हैं। FPGA के लिए परियोजना का विकास विशेष डिजाइन भाषाओं का उपयोग करके किया जाता है। वर्तमान में वास्तविक मानक VHDL और वेरिलॉग हैं। सिंथेटिक, उनमें से पहला अडा (पास्कल) के समान है, दूसरे से सी। हालांकि, इन भाषाओं में एक बुनियादी अंतर है - वे अनुक्रमिक कार्यक्रमों का वर्णन करने के लिए अभिप्रेत नहीं हैं (हालांकि उनका उपयोग इन उद्देश्यों के लिए भी किया जा सकता है), लेकिन हार्डवेयर का वर्णन करने के लिए, अर्थात्। समानांतर संरचनाएं। उपकरण का वर्णन करने का सबसे आम तरीका आरटीएल (रजिस्टर ट्रांसफर स्तर) कहा जाता है। इस मामले में, मेमोरी ऑब्जेक्ट्स (ट्रिगर, रजिस्टर, मेमोरी ब्लॉक) और उनके (लॉजिक, कॉम्बिनेशन सर्किट) के बीच डेटा ट्रांसफर (और ट्रांसफ़ॉर्मिंग) के नियमों का वर्णन किया गया है। निराधार न होने के लिए, VHDL पर सबसे सरल काउंटर का वर्णन कुछ इस तरह दिखता है:

process(clk, rst)

begin

if rst = '1' then cnt <= 0;

elsif rising_edge(clk) then

cnt <= cnt + 1;

end if;

end process;





स्वाभाविक रूप से, आप और तृतीय-पक्ष डेवलपर्स दोनों द्वारा विकसित घटकों का उपयोग करके पदानुक्रमित विवरण बनाना संभव है। FPGA के लिए एक परियोजना का वर्णन करने का एक और तरीका ग्राफिक इनपुट के माध्यम से है। इस मामले में, एक विशेष संपादक का उपयोग करते हुए, आप अपने डिवाइस को विभिन्न घटकों से बनाते हैं और उन्हें एक साथ जोड़ते हैं। इस विषय पर अंतहीन धार्मिक युद्धों का मंचन किया जाता है, जिसका एक संक्षिप्त सारांश - आरेखीय तरीके से एल्गोरिथम भाग का वर्णन - बुराई है, चूंकि परियोजना का पालन नहीं किया जाता है (केवल लेखक इसे समझ सकता है और फिर लंबे समय तक नहीं); चित्रमय तरीके से पदानुक्रम के ऊपरी स्तरों का वर्णन सुविधाजनक हो सकता है (यह एक व्यक्ति को समग्र रूप से सिस्टम की संरचना का मूल्यांकन करने की अनुमति देता है), लेकिन पाठ फ़ाइलों की तुलना के लिए स्वचालित उपकरणों के साथ ऐसी फ़ाइलों के साथ काम करना मुश्किल हो जाता है (परिवर्तनों की खोज)। बनाए गए घटकों को डीबग करने के लिए, परीक्षण अक्सर एक ही VHDL / वेरिलॉग पर लिखे जाते हैं, जो आपको यह सुनिश्चित करने की अनुमति देता है कि इकाई स्वचालित या मैनुअल में सही ढंग से काम करती है (मैं समय आरेखों का विश्लेषण करता हूं) मोड।







इसके बाद, DSP एल्गोरिदम को एक ही मॉडल में एकीकृत किया जाता है और पीसीबी ट्रेस चरण ( FPGA परियोजना एकीकरण ) के पूरा होने पर नवीनतम परिवर्तन किए जाते हैं। FPGA पर आधारित एक परियोजना के निर्माण के बारे में ऊपर और बड़े पैमाने पर, सब कुछ उचित था और ASIC को डिजाइन करते समय, केवल जिम्मेदारी का स्तर बहुत अधिक है, क्योंकि त्रुटि को ठीक करने का कोई मौका नहीं है। प्रोजेक्ट तैयार होने के बाद, इसे संकलित किया जाता है (स्वचालित रूप से उपयोग किए जाने वाले FPGA के प्रकार के आधार पर विभिन्न CAD सिस्टम का उपयोग करके) और प्रोजेक्ट एक चिप में प्रोग्रामिंग के लिए तैयार है। यदि उत्पादन योजना को सकल मिसकल्चुलेशन के बिना तैयार किया जाता है, तो इस समय तक लगभग बोर्ड उत्पादन और परीक्षण से शुरू होता है, और बाद में संचालन (निर्मित एल्गोरिदम के कार्य का प्रदर्शन) पर। स्वाभाविक रूप से, इस प्रक्रिया में, इन एल्गोरिदम को बदला जा सकता है और पूरक किया जा सकता है, और FPGA की "reprogrammability" आपको जल्दी से उन्हें परियोजना में लाने की अनुमति देती है।



एक अन्य महत्वपूर्ण डिजाइन चरण परियोजना के सॉफ्टवेयर भाग का विकास है । बनाए जा रहे सॉफ़्टवेयर को दो श्रेणियों में विभाजित किया गया है: पीसी पर उपयोगकर्ता इंटरफ़ेस का कार्यान्वयन (यदि डिवाइस या डेटा एक्सचेंज का मैनुअल नियंत्रण आवश्यक है) और फर्मवेयर का निर्माण (यदि यह तर्क पर बनाने के लिए असुविधाजनक डिवाइस पर सीधे जटिल नियंत्रण एल्गोरिदम को लागू करना आवश्यक है - इस मामले में, या तो बोर्ड लगाया जाता है। अलग नियंत्रण प्रोसेसर, या FPGA में एम्बेडेड सॉफ्टवेयर प्रोसेसर कोर का उपयोग किया जाता है)।



मुद्रित सर्किट बोर्ड को प्राप्त करने और सोल्डर करने के बाद, FPGA के लिए एक प्रोजेक्ट बनाया जाता है और इसे नियंत्रित करने में सक्षम सॉफ्टवेयर विकसित किया जाता है, परीक्षण और डीबगिंग प्रक्रिया शुरू होती है। लेकिन यह पूरी तरह से अलग कहानी है।