新しいIntel Xeon 5500プロセッサライン(Nehalem)

今年の初めに、IntelはNehalemコアに基づくXeon 5500プロセッサの新しいラインを導入しました。 4月14日にモスクワで開催されたTrinity Solutionsセミナーで彼女に会いました。



生産性の向上とエネルギー消費の削減を除いて、新しいシリーズの何が面白いですか?







画像



まず、このラインのすべてのプロセッサーがマルチコアであることに注意してください(そのうちの1つだけが2コアです)。 ハイパースレッディングテクノロジーと組み合わせて、これにより最大16個の論理コアが得られます(ご存知のように、Win2k3などの一部のシステムでは、HTをデュアルコアとして使用するシングルコアプロセッサを認識しています)。 さらに、Intel Turbo Boostテクノロジーにより、各物理コアの周波数を個別に動的に変更して、負荷に応じて最適なパフォーマンス/電力比を実現できます。



ただし、HTとITBが最新でなく、最も興味深い開発でさえなければ、QPI(QuickPath Interconnect)とIMC(Integrated Memory Controller)は新しい開発です。 2番目の名前が多かれ少なかれ明確な場合(わかります)、コントローラーは3チャネルモードでDDR IIIを使用できます)、1番目は(IMHO)最も興味深いイノベーションです。



QPIとは何ですか? QPIは、プロセッサ間(つまり、プロセッサ間接続)とチップセット(プロセッサ間接続)間のデータ交換のための高速バスです。 データ転送速度は25.6 GB / sです。 同時に、バスは接続エラーを自動的に修正できます(セミナー参加者の1人が述べたように、バスは機能しますが、機能せず、機能するふりをします)。 このようなシステムの主な利点は、マルチプロセッサシステムのプロセッサ間で問題が発生した場合、OSで機器とBSODの不可避な競合が発生した場合(または別のOSのカーネルパニック:))、重大なエラーが発生したときにQPIが発生することですその場でそれらを修正する試みを行います(この兆候は生産性の低下になります)。 「プロセッサ-プロセッサ」接続の主な目的は、ランダムアクセスメモリからのデータの交換です(プロセッサに統合されたメモリコントローラは、システム内のプロセッサの数に応じてメモリをグループに分割する必要があります)。 接続 "processor-chipset"を使用すると、プロセッサはPCIデバイス、ディスクシステムなどとデータを交換できます。



さて、いくつかのリンクを締めくくります:





PSこれは、ハブラトピカを書く最初の試みです。 だから私はすべての批判に喜んでいるでしょう。



All Articles