マルチクリスタル：歴史から未来に関する推測まで

MCM：マルチチップレイアウト

マイクロエレクトロニクスは、独創的で奇妙で効果的な多数のエンジニアリングソリューションで有名です。 それらの1つはマルチチップ構成であり、高性能ワークステーションからウルトラポータブルラップトップ、10ドルのシングルボードコンピューターからIBMメインフレームまで、ほぼすべての場所で見られます。



この投稿では、汎用プロセッサに関連した使用の歴史について説明しています。



私は事前に警告します。絶対的な知識や学術的なプレゼンテーションをするふりをすることはありません。ほとんどの場合、自分が遭遇し、働いて、手にしたことについて話します。

交通警告！ カットの下にたくさんの写真！

これは何ですか

MCM（マルチチップモジュール、マルチチップモジュール）またはMCP（マルチチップパッケージ、マルチチップ構成）は、超小型回路の機能を1つのハウジングに結合された複数のチップに分割するエンジニアリングソリューションです。 マイクロ回路は通常、化合物を含まない「むき出し」であり、水晶によって基板に直接はんだ付けされるという点で、モジュールとは異なります。 適切なチップの歩留まりを向上させる（単結晶のサイズを小さくする）ために使用されます。これは、さまざまな技術プロセスと技術に従って作られた結晶のコンパクトな接続です。

さあ、始めましょうか？

1995：キャッシュがどのゲートにも適合しない場合

（別名Pentium Pro）

キャッシュは、厳しく、次元が高く、高速なものです。 ここでいくつかの問題が発生します。仕事の速度が上がると、バスのスループットがボトルネックになり、自分自身が温まり始めます。 何とか修正する必要があります。 最も論理的な方法は、L2をプロセッサに転送することです。ここで、L1は長い間放牧されてきました。 しかし、問題はありますが、問題はありません。結晶のサイズが大きくなると、チップ欠陥の割合が増加し、ほぼ指数関数的に増加します。 どうする もちろん、キャッシュを別のチップにしますが、メインのチップに近づけます。 その結果、このレンガを賞賛することができます。







解決策は優れていますが、パッケージングは​​かなり複雑です。

1997：同じではありませんが、アンコール

（別名Pentium II）

もちろん、大きなセラミックケースは良いですが、高価です。 再生してみてください？ そして、なぜだ。 タスクはそれを安くすることであり、それがすべてです。 キャッシュをボードに戻すことはオプションではありません。ステップバックになります。 また、キャッシュバスの幅も大きくなりました...すべてを冷却と組み合わせて1つのモジュールにできますか？ そのため、Pentium IIが誕生しました。







もちろん、それをMCMと見なすことはできませんが、覚えていたので、ここにあります。



（ちなみに、この恒久的で不滅の老人がいなければ、謙虚な僕はこの記事を書かなかったでしょう-PII-400は、長年にわたってゲートウェイとWiFiルーターとして働いてきました。

2005：D-ダブルボトムを意味

（別名Pentium D）

「One core、but REDUCE！」という計画が継ぎ目で大きく割れ始めたとき、競合他社は1チップでデュアルコアプロセッサをリリースしようとしていたので、すぐに何かをしなければなりませんでした。 そのため、このアタビズムが現れ、それによって彼らは市場に穴をふさいだ一方、主要な力はより有望なコアアーキテクチャに投げ込まれました。 おそらくこのソリューションを使用した主な理由は、開発時間の正確な短縮でした。結晶のサイズはそれほど大きくなかったため、2倍にすると問題が発生しました。 さて、ここでそれが起こりました：







サーバーセグメントには同様のXeonプロセッサがありましたが、それらについてはほとんど言えません。

2007：どうして？

（別名Core 2 Quad）

2006年にデュアルコアクリスタルをマスターしたのに、なぜ緊張するのですか？ 時間でチェックしたソリューションを使用します。1つの場合に2つの結晶を貼り付けますが、問題はありません。 話すことは何もありません、写真はあまり変わりません：







その時代のXeonもそのようでした、6コアモデルを除いて-1つの大きな結晶があります。

2010：砂の到着前

（別名第1世代Core i3 / 5/7）

第一世代のデュアルコアCore iプロセッサーでは、32 nmプロセスを実行することにしましたが、かなりおもしろいことをしました-実績のある45 nmプロセスでは、統合ビデオコアとメモリコントローラーを作成し、キャッシュを備えたいくつかのコアを別の32 nmクリスタルに配置しました。 古いクアッドコアの対応製品は45nmプロセスを使用していましたが！ 結晶のサイズも面白いです：







（ただし、デュアルコアプロセッサのビデオコアであり、現在では多くの場合、両方のコアを組み合わせたものよりも多くなっています）

2011年：ブルドーザーは1台、2台はより良い

（別名Opteron 6000）

クリスタルはすでに非常に大きく、生産のための技術は調整されていますが、実際問題は何ですか？ NUMA？ ただし、これらのプロセッサはサーバー用およびマルチソケットのもの用に既に使用しています。 問題がないため、1つの蓋の下に2つの結晶を収集します。







（ええ、そして人々は楽しんでいます-プロセッサは1つで、NUMAノードは2つです）

2013：バタースコッチだが食べられない

（別名eDRAM L4 GPU / CPUキャッシュ）

Haswell世代から、Iris Pro / Iris Plus統合グラフィックスを搭載したプロセッサ（およびSkylake世代では、通常のIrisを搭載したプロセッサ）は、L4キャッシュのように機能し、統合グラフィックスのパフォーマンスを大幅に向上させる64 / 128MBメモリチップを備えた同じパッケージに含まれています。 チップは小さくありません（メモリは常に多くのスペースを占有しますが）。

2017：Intelがブリックスをクソした年

（別名Ryzen Threadripper＆EPYC）

AMDのエンジニアはInfinity Fabricでプレイし、プレイしました...そして-おっと！ IF（各サーバー側EPYCの場合）または互いのペア（2つのアクティブクリスタルを備えたスレッドリッパー）に接続された1つのふたの下の4つのクリスタル。 すべて問題ありません。1つの問題だけがNUMA（プロセッサあたり最大4ノード！）ですが、それは、それに適応していないソフトウェアのみの問題です。 だから、それは非常にうまくいった：

2018：数字を2倍に-楽しみを2倍に

（別名Zen 2およびCascade Lake AP）

それで現在のイベントに行きました。 Intelは11月5日に48コアのデュアルチッププロセッサを迅速に発表し（写真を撮る時間すらありませんでした）、11月6日にAMDはNext Horizo​​nイベントで新しいEPYCを発表しました。 千の言葉が写真に置き換えられます：







9つの結晶。 いまいましい！ この決定の理由は私には明らかであり、非常に簡単です。チップ全体の出力を増やし、プロセッサの全体的なコストを下げ、開発を高速化するためです。 7 nmはまだ粗いプロセスです。 このレーキから既に10 nm（+-7 nm TSMCプロセスに相当）のIntel。 そのため、10 nmのプロセッサがノートブックスタブi3の1つのモデルの形でのみ動作しているのを見てきました。



中央のクリスタルは実績のある14 nmプロセスで作られ、メモリコントローラーとして動作し、PCIe 4.0を除くすべての入力/出力、16のラインは各サテライトクリスタルによって提供され、それぞれに8つのコアがあります。



1つの一般的なメモリコントローラーが主なものを提供します-メモリ（UMA）への均一アクセス そして彼は決して不必要になりません。

投機時間

中央のクリスタルは、Infinity Fabricを使用してサテライトに接続されています。InfinityFabricは、コンポーネントを一緒に使用したり個別に使用したりするための膨大な可能性を提供します。 16コアのデスクトッププロセッサが必要ですか？ デュアルチャネルメモリコントローラーを備えたクリスタルを見て、1つのカバーの下で2つの核複合体に接続します。 統合グラフィックスを搭載したプロセッサが必要ですか？ GPUチップを配置する代わりに、核施設を1つ廃棄します。 プロセッサの範囲を拡張するコストは、桁違いに減少します。 個々の結晶のサイズを小さくすると、不良品の割合が減り、コストにプラスの効果があります。

モアーオタクポルノの