機能的なDDS FPGAジェネレーター

最近、AVRマイクロコントローラーの信号発生器のプロジェクトを見ました。 生成の原理はDDSで、 Jesperライブラリに基づいて、最大周波数は65534 Hz（および蛇行のある最大8 MHzのHS出力）です。 そして、FPGAが可能な限り最良の方法でそれ自体を表示できるジェネレーターは素晴らしいタスクだと思いました。 スポーツの関心事として、私はFPGAでプロジェクトを繰り返し、2日間の締め切りに間に合わせることにしました。パラメーターは厳密に定義されていませんでしたが、可能な限り最大でした。 これから来たものは、あなたがカットの下で見つけることができます

ゼロ日

週末が来る前に、実装について少し考える時間がありました。 タスクを簡素化するため、ボタンとLCDスクリーンを備えた個別のデバイスとしてではなく、USB経由でPCに接続するデバイスとしてジェネレーターを作成することにしました。 このために、USB2RS232ボードがあります。 ドライバーボードは（CDC）を必要としないため、Linuxで動作すると思います（誰かにとって、これは重要です）。 また、RS232を介したメッセージの受信で既に作業したという事実を隠しません。 RS232を操作するためのモジュールは、 opencores.comから既製のものを取ります。


正弦波信号を生成するには、DACが必要です。 元のプロジェクトのように、DACのタイプを選択しました-8ビットのR2R 。 メガヘルツ程度の高周波数で作業できます。 FPGAはこれに対処しなければならないと確信しています



COMポートを介してデータを送信するためのプログラムを書くことについては、私は考えました。 一方では、Delphi7で記述できます。すでにそのようなプログラムを記述した経験があり、実行可能ファイルのサイズは大きくありません。 また、htmlページでSerialをJavaスクリプトとして動作させるために何かを書き留めようとしましたが、多かれ少なかれChromeシリアルAPIを介してのみ動作しましたが、このためにプラグインをインストールする必要があります...一般に、それも消えます。 私自身の革新として、PyQt5を試しましたが、そのようなプロジェクトを配布するときは、たくさんのライブラリをドラッグする必要があります。 PyQtプロジェクトをexeファイルで収集しようとすると、10 MB以上になりました。 つまり、c ++ \ Qt5で記述されたアプリケーションよりも優れているわけではありません。 Pythonの開発経験はありませんが、Qt5で開発経験があることを考慮する価値があります。 したがって、選択肢はQt5に落ちました。 5番目のバージョンでは、シリアルを操作するためのモジュールが登場しましたが、私はすでにそれを操作していました。 また、Qt5のアプリケーションはLinuxおよびMacに移植でき（一部の人々にとってこれは重要です）、バージョン5.2以降、QWidgetsのアプリケーションはスマートフォンに移植することさえできます！


他に何が必要ですか？ FPGAを搭載したマザーボード。 2つあります（10,000セルの場合はcyclone iv EP4CE10E22C8N、5,000セルの場合はCyclone ii EP2C5）。 より便利なコネクタのためだけに、左側のものを選択します。 ボリュームの面では、プロジェクトは大きくなることを意図していないため、2つのいずれにも適合します。 速度に違いはありません。 両方のボードには「オンボード」の50 MHzオシレータがあり、FPGA内にはPLLがあり、これを使用して周波数を200 MHzに上げることができます。

初日

シンセサイザープロジェクトで既にDDSモジュールを使用したため、すぐにはんだごてを取り上げ、DACを抵抗にはんだ付けし始めました。 ブレッドボードを取りました。 インストールはラッピングを使用して行われました。 テクノロジーに影響を与えた唯一の変更点は、TTインジケーターフラックスゲルを支持して、 錫メッキラックの酸性F38Nを放棄したことです。 この技術の本質は簡単です。ラックをプリント基板にはんだ付けし、抵抗器をプリント回路側からはんだ付けします。 欠落している接続はラップされます。 それでも、ラックはFPGAボードに直接挿入できるという点で便利です。



残念ながら、自宅では抵抗器1および2キロオームはありませんでした。 店に行く時間はありませんでした。 ルールの1つを放棄し、古い不要なボードから抵抗を削除する必要がありました。 使用された抵抗器は15Kと30Kでした。 結果はそのようなフランケンシュタインです：











このプロジェクトでは、アンマネージド固定周波数DDSメインモジュールを「びっくり」させました。





その後、「Start Compilation」をクリックして、プロジェクトのメインモジュールに入力/出力ラインがあり、それらがどの物理PINに接続されているかを開発環境が疑問に思いました。 ほとんど誰にでも接続できます。 コンパイル後、表示された行をFPGAチップの実際のPINに割り当てます。





ピンを割り当てた後、プロジェクトを再度コンパイルし、USBプログラマーを使用してフラッシュします。 USB Byte blasterプログラマー用のドライバーをインストールしていない場合は、QuartusがインストールされているフォルダーにあることをWindowsに指定します。 その後、彼女は自分自身を見つけるでしょう。



プログラマーをJTAGコネクターに接続する必要があります。 プログラミングのメニュー項目は「ツール->プログラマ」です（またはツールバーのアイコンをクリックします）。 「スタート」ボタン、楽しい「成功」、ファームウェアはすでにFPGA内にあり、すでに動作しています。 FPGAをオフにしないでください。オフにすると、すべてを忘れてしまいます。





DACはFPGAボードコネクタに接続されます。 C1-112AオシロスコープをDAC出力に接続します。 位相アキュムレータのワードDDSの上位部分が8ビット出力に出力されるため、結果は「のこぎり」になるはずです。 そして、オーバーフローするまで常に増加します。



約1.5時間、周波数が1000 Hzの場合、次の波形が表示されます。











真ん中の「のこぎり」には小さな骨折があります。 これは、抵抗にはさまざまな値があるためです。



明確にする必要があるもう1つの重要な点は、DDSジェネレーターが動作する可能性のある最大周波数です。 TimeQuestパラメータを正しく構成すると、「Compilation Report」でコンパイルした後、回路の速度が余裕を持って200 MHzを超えていることがわかります。 これは、PLLを使用して50 MHz発振器の周波数に4を掛けることを意味します。200MHzの周波数でDDS位相バッテリーの値を増やします。 この条件で取得できる最終的な周波数範囲は0〜100 MHzです。 周波数設定精度：

  200 000 000  (clk) / 2^32 (DDS) = 0,047 
      
      

        
        
        
      

    
        
        
        
      
      

        
        
        
      

    
     

つまり、〜0.05 Hzよりも優れています。 このような動作周波数範囲（0〜100 MHz）の発電機のヘルツ分数の精度は十分であると考えています。 誰かが精度を上げる必要がある場合、これのDDS容量を増やすことができます（論理回路の速度が加算器であるため、CLK = 200 MHzであることをTimeQuest Timing Analyzerで確認することを忘れないでください）。広範囲の周波数は必要ありません。





画面で「のこぎり」を見た後、家族のせいで私はその国（休日）に行くことを余儀なくされました。 そこでは、ケバブを刈り、調理し、グリルしました。そして、夕方に待っていたという驚きを疑いませんでした。 すでに夜に近づいて、寝る前に、他の周波数の波形を見ることにしました。





特に1 MHz（悲惨で価値のないメガヘルツ！）で、波形が私をひっくり返すことを隠しません。 他のいくつかの注文の頻度を取得する予定でした。 R2R DACについて読んだ後、問題の原因が明らかになりました-浮遊容量。 したがって、翌日の計画では、私が持っている100および200オームの抵抗器でDACを作成し、そのような高周波での作業を必要としない将来の開発のためにこのDACを残すことが決定されました。鋸の滑らかさにも独自のプラスがあるためです。

二日目

DACが100オームの抵抗器と200オームの抵抗器でどのように機能するかがおもしろかったため、すぐにはんだごてを取り上げました。 今回はDACがより正確であることが判明し、インストールにかかる時間が短縮されました。











DACをFPGAボードに配置し、オシロスコープに接続します







1 MHz-INをチェックします！ 完全に異なる問題！









10 MHzののこぎりの形状は、正しい形状と同様です。 しかし、25 MHzでは既に完全に「美しくありません」。 ただし、C1-112aの帯域幅は10 MHzであるため、この場合、理由はすでにオシロスコープにある可能性があります。



原則として、DACのこの問題はクローズドと見なすことができます。 それでは、高速出力波形を見てみましょう。 これを行うには、最上位ビットを別のPIN FPGAに出力します。 このラインのデータは、DDSバッテリーの最上位ビットから取得します。

 assign hs_out = accumulator[31];
      
      

        
        
        
      

    
        
        
        
      
      

        
        
        
      

    
     

しかし、FPGA出力は抵抗に負荷をかける必要があると思います。 おそらく、前線はより急勾配になるでしょう。



サインは表に従って行われます。 テーブルのサイズは8ビットの256値です。 1つ以上を使用できますが、すでに準備ができているmifファイルがあります。 ウィザードを使用して、mifファイルからのサインテーブルデータを使用してROM要素を作成します。





DDSバッテリワードの上位8ビットはROMアドレスとして使用され、データ出力はサイン値です。





異なる周波数での正弦波の波形は同じように見えます。







必要に応じて、抵抗の広がりに関連するDACの問題を検討できます。











さて、この週末は終わりました。 しかし、PCから管理するためのソフトウェアはまだ作成されていません。 締め切りに間に合わなかったという事実を認めなければなりません。

3日目

時間がほとんどないので、プログラムを急いで（最高の伝統で）書きます。 場所では、文字数を減らし、キーボードから情報を入力する便利さを減らすために、ウィジェットの名前によるイベントフィルターが適用されます。 ご理解とご容赦ください。



インターフェース











GitHubソースコード。 Windows用に構築されたアプリケーションが既にあります。



コードは5セントと同じくらい簡単です。 とりわけ、シリアルポートモジュールを.proプロジェクトファイルに追加する必要があります。

 QT += core gui serialport
      
      

        
        
        
      

    
        
        
        
      
      

        
        
        
      

    
     

4日目

急いで、UARTデータの受信を完了しています。 UARTを介してメッセージを受信するには、いくつかのモジュールを配置する必要があります。 1つのボージェネレータ、2番目-レシーバ。 受信機が115200で動作するためには、メインクロック周波数が200 MHzであるという事実に基づいて計算を行う必要があります。





メッセージを受信するためのモジュールを配置し、uart_clkとFPGAの物理入力からの信号が供給されます。





次に、これらすべてを個別のモジュールに配置します。このモジュールは、波形の数と増分の値のみをDDSフェーズのバッテリーレジスタに出力します。





uart_rxモジュールは1バイトの情報を受信すると、1クロックサイクルの間、uart_data_ready行をユニットに入れます。 この時点で、受信したバイトはuart_command行にあります。 メッセージを受信するために、ステートマシンを作成しています。





モジュール出力にデータを出力します







メインモジュールに受信モジュールを追加します。





増分値はアキュムレータフェーズに追加されます





位相アキュムレータ値の古い部分から、残りの波形を取得します。 そして、選択したフォームに応じて-出力に接続します。







それがすぐに機能したことはほとんど驚きませんでした。 私が見つけた唯一のエラーは計算にありました：目的の周波数をCLKで除算し、さらに2つで除算してから、バッテリー容量を乗算しました。 ただし、バッテリーの値が0からMAXに変化するときに1期間を取得するため、これは必要ありません。 周波数アキュムレータの高次ビットを蛇行出力として使用する場合にのみ、さらに2で除算します（この場合、周波数は2倍低くなります）。 しかし、私は蛇行の領収書をやり直しました。

4日目

毎日記事を書くのに費やした時間を含めることができます。



検証に進みます。 まずはオシロスコープ。





28〜100 MHzの無線周波数では、ボードの隣にアンテナを配置して、SDRレシーバーを使用してジェネレーターを聴くことにしました。

結論

ITでよくあることですが、タイミングでエラーが2〜2.5回発生しました。 目標は達成されています：最大100 MHzのジェネレーターが膝に取り付けられています。 ただし、このクラフトを本格的なジェネレーターと呼ぶには、さらに作業する必要があります。 したがって、開発の大きな見通しがあります。 締め切りに失敗したため、原則としてできることは追加しませんでした。1）ノイズジェネレータ。 2）ユーザーが自分で描くウェーブジェネレーター。 3）デジタルシーケンスジェネレーター。 ジェネレーターにはまだ振幅とバイアスの調整はありません。



10000個中227個のセルを使用しました。他にプロジェクトに追加できるもののリスト：

• DACを展開する
• 生成された信号で出力数を増やす
• 大容量のDACチップを適用する
• 振幅およびオフセット制御を実装する
• 移植性のために、コントロール、LCDスクリーンを追加
• ノイズジェネレーターおよびその他の単純な波形を追加する
• 任意波形をロードする機能を追加します

誰でも自分でそれを行うことができ、必要な機能を備えたプロジェクトを拡張できると思います。 追加は最初から行うよりも簡単です。 制御コマンドの形式は非常に単純なので、ジェネレーターはマイクロコントローラーから制御できます。



ソースコード： https : //github.com/UA3MQJ/fpga-signal-generator

アナログとのリンク

完全なリストからはほど遠い

機能的なDDSジェネレーター。 AVRベースによって作成されました。 周波数0 ... 65534 Hz。

DDSジェネレーターGK101の概要。 アルテラのMAX240 FPGAで作成。 最大10 MHzの周波数。

PIC16F870のマルチファンクションジェネレーター。 周波数範囲：11 Hz-60 kHz。

アナログ関数発生器。 周波数範囲は20 Hz〜300 kHzです

AD9833のUSBファンクションジェネレーター。 DDSチップに基づいています。

Mini DDSは、最もシンプルな137 kHzトランスミッタなどです。 周波数136 kHz。

DDSは、PLMで「ジャンパー」制御を備えた機能ジェネレータです。