DSP Builderについて一言

驚いたことに、DSP Builderに特化したHabrに関する記事は1つも見つかりませんでした（検索が不適切だったのかもしれません）。 また、奇妙なことに、DSP BuilderはFPGA構築の分野では誰も気付かない革命です。 私の意見では、この状況は2つの理由で作成されました。



1つ目は、この製品に対する厳しいplisovodovのやや軽的な態度です。 何らかの理由で、DSP Builderは「学生向け」であると考えられています。 状況はDelphiの場合とまったく同じです。 さらに、DSP Builderに対するこの姿勢は、Active HDLシェルに対する熱心なレビューの背景に対して特に理解しがたいものです。 確かに、これは、plisovodstvoと信号処理に精通している専門家が非常にまれであるという事実によって部分的に説明できます。 このような専門家は区分的であり、3桁のzpを持っています。 残り-その中またはその中。 前者はなぜこの「ビルダー」が必要なのか理解できません（また、ある種のSimulinkがあります！）、そして後者はアルゴリズムをスカルプトし、「それらの実装は私のビジネスではありません！」



2番目の理由は、3つの非常に異種のプログラムと環境の束です。 バージョンの非互換性といくつかの完全に奇妙な矛盾を伴う次のダンス。 特に、DSP BuilderのポイントブランクがインストールされたMatlabに気付かず、少なくともあなたが何をするのかは感動的です。



しかし、著者自身が非常に安定した束を見つけました。 したがって、11.0th Quartusに付属するバージョンについてのみ説明します。 幸いなことに、彼女は簡単に見つけて、著者に心から愛されているMatlabaにしがみついています（著者の意見は、有名なバージョン6.5の後です。） インストールが正常に完了すると、2つのライブラリ（Altera DSP Builder BlocksetおよびAltera DSP Builder Advanced Blockset）がSimulinkに表示されます。 Matlabのヘルプの対応するセクションと例へのリンク。 例は非常に明確であり、plisovodamが遭遇するほとんどすべての典型的なタスクをカバーしていると言わざるを得ません。



DSP BuilderをQuartusにバンドルしていて、メガファンクションをインストールする前に（そしてこれがおそらくそうである場合）、メガファンクションを選択する必要があります。 Matlabのコマンドウィンドウにコマンドalt_dspbuilder_setup_megacoreを入力し、以下を取得します。



」



チームは間違いなく間違いなく動作します。これは、非常に限られた数のメガファンクションがSimulinkにしがみついている（同時に正しくサポートしている）という事実によるものです。 最も可能性が高いのは、図に示されている6つを除く ブロック、ピックアップして失敗するものは何もありません。 それでも誰かがSimulinkをサポートしていると感じている場合は、サブディレクトリ<Quartusがインストールされている場所> \ライブラリから一時ディレクトリにファイルを手動で転送し、 alt_dspbuilder_setup_megacoreを何度も実行できます。 他の何かがしがみつく可能性があります。



これらのブロックの使用は、Simulinkにある程度固有です。 事実、最初はSimulinkは使用するメガファンクションに対して選択するパラメーターを認識していないため、最初はモデルの「ブラックボックス」のように見えます。



その後、それをクリックすると、このメガファンクションの標準であるセットアップウィンドウが表示されます。これは、Mega Wizard Plug-In Managerで100回表示されました。 しかし今、パラメータを選択した後、「マネージャ」は、Simulink用のファイルも生成する必要があることを認識します。 そして、見よ、あなたのブロックは通常のSimulinkovskyブロックに変わります：



DSPbuilderは最初、いくつかの「スタータークジラ」をサポートしています。 このサポートは、あなたの電球がどこに接続されているか、ボタンがどこにあるか、Smaがハングしている（偶数！）ことをDSPbuilderが「知っている」という事実に要約されます。 著者の驚いたことに、このリストには、4th Stratixの使い慣れたボードもあります。 しかし、リストは非常に限られています。 たとえば、著者は現在、Cyclone IVEシリーズの石を使用したDE2-115ボードを使用しています。 そして彼女は、悲しいかな、このバージョンではサポートされていません。







疑問が生じます。手でボードの説明を追加することは可能ですか？ 答えます。 まあ、最初に、誰もこれを必要としません。 そして、第二に、これは非常に簡単に行われます。



<DSPbuilderが立っている場所> \ lib \ boardsupport \ boardsディレクトリにクロールし、拡張子が.boardのファイルを確認します。 次に、最も関連性の高いマザーボード（私の場合はCyclone_III_EP3C120.board）を説明するファイルの1つをコピーし、開いて編集します。 ファイル形式は非常に明確なので、さらに面白くなります。 それでもはっきりしない場合は、DSP Builder Handbook、Volume 2：DSP Builder Standard Blockset p.137を開いて読んでください。



すべてが明確であるという事実にもかかわらず、新しいボードの説明は、「ヘルプ、dspbuilderでエラーが発生しました...」などの会議でメッセージを落書きしないように、非常に慎重に行う必要があります。 同じディレクトリ内のボードイメージを変更することもできます。 次に、新しいボードをDSPbuilderに報告する必要があります。 これは、 alt_dspbuilder_createComponentLibraryコマンドを使用して行われます。 解決したら（そしておそらくエラーで飛び出しますが、あなたはそれを打ち負かさなければなりません）、あなたはボードを「boards」サブライブラリに喜んで見るでしょう。 ちなみに、同様の方法で、新しいバイナリコンポーネントをボードにねじ込むことができます。 たとえば、非標準インジケータ、ジョイスティックボタン、スライダー、外部バスなど。



DSP Builderの主な利点は、FPGA用のプロジェクトの準備だけでなく、Simulinkを終了せずに「ライブハードウェア」でそれらをアップロードおよびチェックできることです。 RAMとROMの初期内容をMatlab変数から直接準備し、不正に作成されたユーティリティを使用せず、ビット深度とエンコーディングで混乱する方法は、これに関連しています。 そして、重要なことは、絶え間なく落下する「Modelsim」のために何十ページものテキスト「ワークベンチ」を走らせるのではなく、Simulinkによる非常に便利なグラフィックツールを使用してプロジェクトをチェックすることです。



DSP Builderは、テスト用の2つのツールを提供します。 1つ目は「HIL」（ハードウェアインザループ。これは「モデル内の実際のハードウェア」としてロシア語に翻訳できます）。 ここでは、まず調査中のシステムのプロジェクトを組み立ててから、システムがHILサブシステムになる「カバー」モデルを作成し、入力と出力、入力と出力によってそれぞれモデル空間から分離する必要があります。 複雑に聞こえますが、チュートリアルからFreqSweepの例を開くと、すべてが明らかになります。







ちなみに、一部のプリソボダは、HILがSignalTapを使用していると考えています。 実際、SignalTapはHIL方法論とは関係ありません。 ただし、SignalTapはDSP Builderでも使用できます。これは2番目の方法です。 SignalTapを使用するには、AltLabサブライブラリの「SignalTap II Logic Analyzer」ブロックを使用する必要があります。 SignalTapの使用には制限があります-クロック信号は1つだけです（残りは通常の入力として認識されます）。 しかし、正直なところ、SignalTapで複数のクロックエリアを使用する頻度はどれくらいですか？



生成されたコードの最適性について。 DSPbuilderは、実際には、Simulinkのグラフィックスから選択したHDLコードへのトランスレーターです。 生成されたプロジェクトを開き、メインファイルを確認します。 DSPbuilderは、Simulinkプロジェクトのブロック接続を単に口頭で「説明」していることがわかります。 HDLコードへの手動移植でも同じことができます。 プロジェクトの最適性のレベルはあなた次第です。 たとえば、CICフィルターにメガファンクションを使用する-1つの結果、説明を読むのが面倒、または商業的な樹皮を台無しにして手で書くことにしたくない-別の結果。 すべて同じ！



結論として、ブロックの接続について簡単に説明します。 著者がすでに冒頭で述べたように、彼の意見では、DSPbuilderは誰にも気付かれていない革命です。 したがって、DSPbuilderをまったく使用せず、AHDLおよびVerilog、Quartus、Synplicityが一般的に存在することを徐々に忘れていく場合に、これは良いフォームと見なされます。 このアプローチでは、理論上、 悲惨な数学者でもファームウェアを作成できます（そして、ここでは、IT部門の長は、Matmekhの後の人だけがアルゴリズムに従事するべきであると固く信じていますが、著者の経験によると、数学者は、アルゴリズム！）、見た前の写真でのみ超小型回路。



ところで、DSPbuilderでは、Simulinkフレームワークからプロジェクト設定を完全に制御できます。 これを行うために、AltLabサブライブラリに対応するブロックがあります。 DSPbuilderでは、SOPC Builderを使用することもできます（非常に脆弱な特性を持つプロセッサを高価なプラグインに挿入するのが好きな人なら）。 しかし、著者は正しい質問を耳にします。外界といつ連絡を取らなければならないのか、どのようにして環境から抜け出せないのでしょうか？ 同じイーサネット、イーサネット、com-portなどを使用 など 実際、このためには、適切なコンポーネントを自分で記述する必要があります。 ここでは、3つの方法で行動できます。



独自のメガファンクションを作成するための最初の、最も困難でほぼ不可能な方法は、IP認定プロセス（無料ではない、正しいと知っている私の意見では）を経てから、上記をお読みください。 ところで、そんなに素晴らしい方法ではありません。 著者は、FPGA用のCADソフトウェアのメーカーの1つに新しいメガファンクションを作成するのに少し時間を費やしました。 しかし、あなたはこれだけに対処する必要があります。



2番目の方法は、Simulinkを使用して新しいブロックを作成することです。 しかし、真のプリソボドはそのような方法を軽cornしています。



3番目の方法は、HDLコードをSimulinkのフレームワークにドラッグすることです。 このために、DSPbuilderは「HDL Import」ブロックを提供します。 これはプロセス全体であり、著者は後で別の投稿で説明することができますが、これは最も現実的な方法であり、一度信じる価値があります。