PACT Conference（Parallel Architectures and Compilation Techniques）2013. Visit Report

9月7日から11日、スコットランドのエジンバラで、第22回並列アーキテクチャとコンパイル方法に関する国際会議（PACT）が開催されました。 会議は、ワークショップ/チュートリアルとメインパートの2つのパートで構成されていました。 私は何とか話したいと思う本編を訪れました。



PACT会議は、この分野で最大かつ重要な会議の1つです。 会議のトピックのリストは非常に広範囲です。

• 並列アーキテクチャと計算モデル
• 並列コンピューターシステムの計測（コンパイラーなど）
• アーキテクチャ：マルチコア、マルチスレッド、スーパースカラーおよびVLIW
• 並列プログラミングの言語とアルゴリズム
• などなど、ソフトウェアおよびハードウェアの並列処理に関連しています

会議は、IEEE、ACM、IFIPなどの組織が主催しています。 会議のスポンサーのリストには、非常に有名な企業があります。







会場について一言。 会議はエジンバラの歴史的な部分、旧市街、外科医のホールで開催されました：







この都市は、その美しさとそれに関連する有名な人々の数の両方で印象的です。 コナン・ドイル、ウォルター・スコット、ロバート・ルイス・スティーブンソン、ジョーン・ローリング、ショーン・コネリー。 彼らと他の歴史上の人物は、この街であなたを教えて喜んでいるでしょう。 スコットランドを聞いたときに最初に頭に浮かぶのはウイスキーです。 ここでは、ウイスキーがスコットランドの文化の不可欠な部分であることを理解しています。 彼はいたるところにいます。会議参加者の募集でも、シングルモルトウイスキーの小さなボトルがありました。







主要な講演者と学生コンテストの受賞者には、フルサイズの素晴らしいウイスキーが贈られました。

主要論文

HW / SWコデザインへの包括的なアプローチ

David J. Kuck（Intel Fellow）は、彼のレポートで、正式な方法によるコンピューターシステムの分析のトピックに触れました。 コンピュータシステムのパラメータの最適化は、主に経験的方法によって実行されます。 David Kuckは、非線形方程式系で記述されたHW / SWシステムの数学モデルを構築する方法論を提供しています。 この方法論は、ケープソフトウェアシステムに実装され、コンピューターシステム設計の問題に対する最適なソリューションの検索を加速します。

モバイルコンピューティングの並列プログラミング

CâlinCaşcaval（Qualcomm Silicon Valley Research Centerのエンジニアリングディレクター）は、モバイルデバイスでのコンピューティングの並列化の問題について話しました。 モバイルデバイスの使用シナリオを調査した後、クアルコムはモバイルソフトウェアスタックのビジョンを提供します。







システムの主要コンポーネントは、MARE-マルチコア非同期ランタイム環境です。 MAREは、並行プログラミングのためのC ++ APIと、異種SoCによるプログラム実行を最適化するランタイム環境を提供します。 これは、 Intel Threading Building Blocks（Intel TBB）の類似物であると言えます。

並列アーキテクチャでの自動リソース管理に向けて

PerStenström（Chalmers University of Technology、Sweden）は、彼の報告書「並列アーキテクチャにおける自動リソース管理に向けて」で、並列アーキテクチャの開発における現在の傾向に直面しなければならないいくつかの課題を取り上げました。

予測によると、プロセッサのコア数は今後数年間で直線的に増加し、2020年までに100コアに達すると予測されています。 同時に、エネルギー制限が強化されます。 コア数の増加にもかかわらず、メモリ帯域幅の増加は減速しています。 プロセッサリソースを効率的に使用するには、プログラムを最大限に並列化する必要があります。

プログラマーはプログラムを並列化し、コンパイラーはプログラムを並列計算の特定のモデルにマップし、ランタイムはバランシングを実行します。 異種プロセッサーには、優れたエネルギー効率の可能性があります。 並列アーキテクチャでは、メモリサブシステムの速度が深刻な問題になります。 調査によると、メモリとキャッシュ内のデータの大部分が重複しています。 PerStenströmは、最終レベルキャッシュ（LLC）として圧縮キャッシュを使用することを提案しています。 このようなキャッシュを使用すると、プログラム実行の2倍の加速が観察されます。

主要論文

レポートはセクションに分割されました。

• コンパイラー
• 電力とエネルギー
• GPUとエネルギー
• メモリシステム管理
• ランタイムとスケジューリング
• キャッシュとメモリ階層
• GPU
• ネットワーキング、デバッグ、およびマイクロアーキテクチャ
• コンパイラーの最適化

一部のセクションが同時に進行するため、訪問するセクションを選択する必要がありました。

以下は私が訪れたセクションと私が興味を持ったレポートです。

コンパイラー

興味深い報告は、エイリアシングポインター解析アルゴリズムの並列化に関する「グラフ書き換えによる並列フローセンシティブポインター解析」（インド科学研究所、バンガロール）でした。 「フロー依存のポインター分析」とは、操作が実行される順序に基づいてポインター分析を実行することを意味します。 プログラムの各ポイントで、「ポイント先」のセットが計算されます。 対照的に、Flow-Insensitive Pointer Analysisでは、プログラム全体に対して1つのpoints-toのセットが構築されます。 エイリアシングへのポインターの分析は、頂点がプログラム変数であるグラフで実行できます。アークは、アドレスの取得、ポインターのコピー、ポインターごとのデータのダウンロード、ポインターごとのデータの書き込みのいずれかのタイプの変数間の関係です。 レポートの作成者は、特定のルールに従ってこのグラフを変更することで、ポインターの並列分析を実行できるグラフを取得できることを示しました。

GPUとエネルギー

興味深いレポート「並列フレームレンダリング：モバイルGPUでのエネルギーに対する取引の応答性」（カタルーニャ州ポリテクニカ大学、Intel）、統合グラフィックスを搭載したモバイルプロセッサでのフレーム計算の並列化と開発者が直面する問題について。



ソフトウェアとハ​​ードウェアの共同設計によるGPUエネルギー効率のためのハイブリッドメモリの探索（オーバーン大学、ウィリアムアンドメアリー大学、オークリッジ国立研究所）は、DRAMまたはPCMよりも消費電力が少ないDRAM + PCMハイブリッドメモリの研究について報告しています。 DRAMに比べてわずか2％低いパフォーマンスです。 相変化メモリ（PCM）は消費電力はDRAMよりも優れていますが、パフォーマンスは低下します。

ランタイムとスケジューリング

「シングルISAヘテロジニアスマルチコアでの公平性を考慮したスケジューリング」（Ghent University、Intel）-スレッドをスケジューリングする従来の方法は、ヘテロジニアスマルチコアプロセッサには完全に適していません。 このレポートでは、スレッドの動的ディスパッチについて説明します。これにより、各スレッドの実行で同じ進捗を達成でき、アプリケーション全体のパフォーマンスにプラスの影響を与えます。



「マルチコアプロセッサのクロスコアパフォーマンスの干渉を予測するための経験的モデル」（ニューサウスウェールズ大学、ファーウェイ、コンピューティングテクノロジー研究所）は、機械学習法を使用して、他のアプリケーションと組み合わせて実行した場合のアプリケーションパフォーマンスの低下を予測する関数を取得します。

ネットワーキング、デバッグ、マイクロアーキテクチャ

すべてのパラレルプログラマー（Intel）のデバッグ手法によるレポートは、並行述語（CP）手法を使用すると、マルチスレッドアプリケーションのバグの再現性を大幅に向上できることを示しました。 この手法を実際のバグの分析に適用した結果に感心しました。







3列目は、CPテクニックなしでバグをプレイする確率です。 4列目はCPテクニックを使用しています。

コンパイラーの最適化

「投機による従属分岐の過去のベクトル化」（テキサス大学-サンアントニオ、コロラド大学）は、ループ本体の単純な条件付き遷移によるSIMDループベクトル化に関するレポートです。 ループには、ベクトル化することができ、連続した反復で実行されるパスが含まれます。 このパスに基づいて、新しいサイクルが作成されます。 ループの実行中に、いくつかの連続した反復で異なるパスが実行される状況が発生した場合、これらの反復は変更されていない元のループによって実行されます。

最高のレポート

メインレポートとは別に、最高のレポートのセッションが開催されました。 これらのうち、2つのレポートを強調したいと思います。

• 「ヘテロジニアスチップマルチプロセッサでの非単調なコア選択とアプリケーションステアリングの統一ビュー」（Qualcomm、ノースカロライナ州立大学）-ヘテロジニアスプロセッサの最適なパラメータを見つけるための研究。 また、アプリケーションのボトルネックを動的に検出し、アプリケーション処理スレッドをあるコアから別のコアに移動してボトルネックを解消するシステムについても説明します。
• 「チップマルチプロセッサでのSMT中心の電力対応スレッドの配置」（IBM）-マルチコアプロセッサでは、コアの電圧/周波数を動的に変更するか、コアを無効にすることでエネルギー消費を削減できます。 レポートでは、これらの手法を組み合わせて個別に使用することで、電力性能比の大幅な改善を実現する方法を検討しました。

おわりに

会議の全体的な印象は好意的です。 多数の興味深いレポート。 学界や大企業で何が起こっているかを理解する。 チャットが面白かった人。 便利な連絡先が作成されました。 夕食や市内観光、博物館など、よく組織された文化プログラムに満足しました。 外科博物館のアフターパーティは、外科的に治療された展示品の大規模なコレクションで感情の嵐を引き起こしました。 鉄の神経を持つ人々のために、エディンバラのダンジョンのナイトツアーが開催されました。 学生の作品コンテストでロシアの人たち（MIPTとICST）に会えてよかったです。

会議は来年、カナダのエドモントンで開催されます。 主催者は、同じ高レベルで会議を開催することを約束しました。

参照資料

PACT 2013ホーム

PACT 2013プログラム

PACT 2014ホーム