ムーアの法律は50年にわたって実施されているため、「彼が去った」というトピックはどこでも議論されています。Habrを含め、この法律を承認し、支持しなければならない人々の考えや計画を共有したいと思います少なくとも今後は。
以下は、Intelのアーキテクチャとプロダクションを担当する人々 のブログの謙虚な翻訳です 。MarkBohrとSanjay Natarajanは、彼らの観点から、製造プロセスがどれくらいの期間ダウンするか、そして何が技術は、彼らの観点から、この方向の進歩を維持するのに役立ちます。
最近、「トランジスタのサイズを縮小するプロセスは終わりに近づいていますか？」という質問がしばしば発生します。技術を改善するプロセスが完全に停止できるとは誰も考えていないため、この質問のより合理的なバージョンは次のようになります。ほぼ2年ごとに、ほぼ50年前にムーアの法則で予測されているように？」
この質問に答える前に、まずストーリーを見てください。 むかしむかし、半導体製造プロセスの技術開発はずっと簡単でした。 MOSトランジスタの基本的なアーキテクチャは修正され、新しいプロセスの開発への道は明確でシンプルでした：寸法を縮小し、垂直サイズを縮小し、電界を縮小し、そして-ほら-より速く、よりエネルギー効率の良い新しいトランジスタが用意されています。 もちろん、この経路に沿った問題を解決するには、ポイントおよびハロ（ハロ）注入、シャッター用のケイ化物および窒化酸化物などの発明が必要でしたが、基本アーキテクチャは多くの世代で同じままでした。 （発明について話すときは、銅導体と平坦化が提案されている相互接続の長さを短くすることを忘れないでください。）
スケーリングの終わり？
これらのテクノロジーの全盛期でさえ、業界の専門家はスケーリングの終わりを予測しました。 専門家は、「光リソグラフィーは0.75〜0.50ミクロンの範囲で限界に達する」、「最小形状[トランジスター]は0.3〜0.5ミクロンの範囲で達成される」、「X線リソグラフィーは1ミクロン未満のサイズで必要になる」 「銅の相互接続は機能しません」と「スケーリングは約10年で終了します」が公開され、しばらくすると誰もが奇妙に見えます。おそらく130nmテクノロジーは、このアーキテクチャの最後の真のテクノロジーでした。 1990年代初頭は、Intelが90nmテクノロジーの単軸ひずみシリコンを発明したことにより、この業界に大きな変化をもたらしました。 この変更は、PMOS（pチャネルMOS）トランジスタのソース/ドレインにシリコン-ゲルマニウム合金を使用することで特徴付けられ、既存の幾何学的および電気的スケーリングに加えて、材料の大きな変化の時代を迎えました。 65nmステージは、業界の主力製品であるSiONゲート誘電体を使用する最後の機会でした。 Intelは45nmから始まって、高誘電率kと複雑なフィルムサンドイッチ構造を備えたエキゾチックな二酸化ハフニウムベースの誘電体に移行しました。 最後に、22nmステージは、平面MOSトランジスタの寿命の50年目の終わりと、3Dトランジスタのトライゲート技術への移行を示しました。 技術の現状は、フェラーリが馬車に似ているのと同じくらい、1980年代後半のトランジスタに似ています。
トランジスタおよび材料の構造がここ数十年で劇的に変化しただけでなく、トランジスタのスケーリングの目的も変化しました。 1980年代と1990年代、古典的なスケーリングにより、マイクロプロセッサがより高い動作周波数で動作するためのトランジスタ速度が大幅に改善されました。 しかし、リークがますます増加する非常に高い電力密度の代価を支払いました。 2000年代は、電力密度の限界とモバイルコンピュータに対する市場の需要により、トランジスタ技術の焦点が生産性の向上から消費電力の削減に変わった時代を迎えました。 最新のコンピューターは、高性能サーバーであろうと低電力携帯電話であろうと、すべてエネルギー効率の改善とエネルギー漏れの低減が必要です。 また、システムオンチップ（SOC）への関心が高まり、超低リークレートの高性能トランジスタから、単一のチップ上に幅広いデバイスを作成する重要性が高まっています。
根本的な新しいアプローチ
歴史的観点は非常に重要です。なぜなら、業界で唯一変わらないのは変化であるということを思い出させるからです（または、ヨギベラが言うように、「未来はそうではなかった」）。 将来的に、根本的に新しいアーキテクチャは、漸進的な改善が機能しなくなったときに、さらに別の大きな変化を引き起こす可能性があります。 トンネル型電界効果トランジスタ、BISFET（二層擬似スピントロニック電界効果トランジスタ）トランジスタ、グラフェンベースの電界効果トランジスタ、スピンベースの電界効果トランジスタなど、魅力的な可能性のある多くの技術オプションがあります。 それらはすべて、主要な半導体企業で積極的に研究されています。ますます重要になっているもう1つの傾向は、技術プロセス、製品設計、およびアーキテクチャの密接な統合です。 過去数世代にわたって、スケーリングプロセスの制限により設計上の制限が生じ、結果としてより良い結果を得るには、設計とプロセスをより密接に最適化する必要があります。 この傾向は継続し、さらに拡大する可能性があります。 将来には、TSV（シリコン貫通ビア）パッケージ内だけでなく、チップ内の3Dパッケージなどの新しいプロセス、設計、アーキテクチャの統合、および非ブールロジック用に最適化されたプロセステクノロジなどのコンピューティングへの新しいアプローチが含まれます。
プロセステクノロジーの新しいアーキテクチャは、明日の「今日のフェラーリ」が古代の「馬車」のように見えるという強力な突破口を明日にする可能性があります。 私たちは半導体業界のこの驚くべき時代に生きて働いているので、ムーアの法則の「仕事」がさらに50年続くことを期待しています。